KR970029795A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970029795A
KR970029795A KR1019960056022A KR19960056022A KR970029795A KR 970029795 A KR970029795 A KR 970029795A KR 1019960056022 A KR1019960056022 A KR 1019960056022A KR 19960056022 A KR19960056022 A KR 19960056022A KR 970029795 A KR970029795 A KR 970029795A
Authority
KR
South Korea
Prior art keywords
power supply
wiring
power
circuit
signal
Prior art date
Application number
KR1019960056022A
Other languages
English (en)
Other versions
KR100226085B1 (ko
Inventor
하지메 사토
요시유끼 이시다
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR970029795A publication Critical patent/KR970029795A/ko
Application granted granted Critical
Publication of KR100226085B1 publication Critical patent/KR100226085B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 셀프 리프레쉬를 포함하는 대기시에 컬럼계회로의 대기전류를 삭감함으로서, 소비전류를 저감할 수 있다. 해결수단은 로우어드레스 스트로브신호(RAS)에 따라서 동작하는 로우어드레스버퍼(14), 로우디코더(16) 및 로우계 제어회로(18)는 전원배선(46)에 접속되어 전원(Vcc)이 공급된다. 컬럼 어드레스 스트로브신호(CAS)에 따라서 동작하는 컬럼 어드레스 버퍼(20), 컬럼디코더(22), 데이터입력버퍼(28), 데이터출럭버퍼(30), 라이트앰프(32) 및 데이터 앰프(34)는 전원배선(48)에 접속된다. 전원공급트랜지스터(44)는 액티브시에 온하여 배선(48)에 전원(Vcc)을 공급하고, 셀프 리프레쉬를 포함하는 대기시에 오프하여 배선(48)으로의 전원(Vcc)의 공급을 차단한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 제1 실시형태의 DRAM을 나타낸 블록도.
도2는 도1의 레벨변환회로를 상세하게 나타낸 회로도.
도3은 도1의 DRAM의 통산 동작시간의 타이밍챠트.
도4는 도1의 DRAM의 셀프 리프레쉬동작시간을 타임챠트.
도5는 제2 실시형태의 DRAM의 개략을 나타낸 블럭도.

Claims (5)

  1. 메모리 셀어레이와, 로우 어드레스 스트로브신호에 따라서 동작하는 로우계회로와, 컬럼 어드레스 스토로브신호에 따라서 동작하는 칼럼계회로를 구비하고, 상기 메모리 셀어레이의 셀프 리프레쉬를 행하도록 한 반도체기억장치에 있어서, 상기 로우계회로에는 제1 전원을 동작전원으로서 공급하고, 상기 컬럼계회로에는 액티브시에 상기 제1 전원을 동작원으로서 공급하고, 셀프 리프레쉬를 포함하는 대기시에 상기 제1 전원보다도 능력이 낮은 제2 전원을 동작전원으로서 공급하도록 한 것이 특징인 반도체기억장치.
  2. 제1항 있어서, 상기 로우계회로에 상기 제1 전원을 공급하기 위한 제1 전운배선과, 상기 컬럼계회로에 동작전원을 공급하기 위한 제2 전원 배선과 액티브시 대기시에 상기 제2 전원배선에 공급하는 동작전원을 상기 제1 전원과 상기 제2 전원으로 절환하기 위한 절환회로를 구비하는 것이 특징인 반도체기억장치.
  3. 제2항에 있어서, 상기 절환회로는, 상기 로우 어드레스 스트로브신호에 따라서 셀프 리프레쉬동작을 행하게 하기 위한 엔트리신호를 출력하는 셀프리프레쉬 앤트리회로와, 상기 제1 전원배선 제2 전원배선사이에 설비되어 상기 엔트리신호에 따라서 오프되어 상기 제1 전원을 차단함으로서 상기 제2 전원을 생성하고 상기 제2 전원배선에 공급하고, 상기 엔트리신호가 출력되어 있지 않을 때 온되어 상기 제1 전원을 상기 제2 전원배선에 공급하는 전원공급 트랜지스터를 구비하는 것이 특징인 반도체기억장치.
  4. 제3항에 있어서, 상기 전원공급 트랜지스터는 pMOS 트랜지스터이고, 상기 절환회로는 상기 엔트리신호를 상기 제1 전원보다도 전압치가 높은 제어신호로 변환하기 위한 레벨변환회로를 구비하는 것이 특징인 반도체기억장치.
  5. 제2항에 있어서, 상기 절환회로는, 상기 로우 어드레스 스토로브신호에 따라서 칩을 대기상태로부터 액티브상태로 절환하기 위한 액티브 엔트리신호를 출력하는 액티브엔트리회로와, 상기 제1 전원배선 및 제2 전원배선 사이에 구비되어 대기시에 상기 액티브 엔트리신호에 따라서 온되어 상기 제1 전원의 전압을 저하시킴으로서 상기 제2 전원을 생성하여 상기 제2 전원배선에 공급하기 위한 전원공급용 nMOS 트랜지스터와, 상기 젭 전원배선간에 설비되어 액티브시에 상기 액티브 엔트리신호에 따라서 온되어 상기 제1 전원을 상기 제1 전원을 상기 제2 전원배선에 공급하기 위한 전원공급용 pMOS 트랜지스터를 구비하는 것이 특징인 반도체기억장치.
KR1019960056022A 1995-11-22 1996-11-21 반도체기억장치 KR100226085B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-304663 1995-11-22
JP7304663A JPH09147553A (ja) 1995-11-22 1995-11-22 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR970029795A true KR970029795A (ko) 1997-06-26
KR100226085B1 KR100226085B1 (ko) 1999-10-15

Family

ID=17935738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056022A KR100226085B1 (ko) 1995-11-22 1996-11-21 반도체기억장치

Country Status (4)

Country Link
US (1) US5740118A (ko)
JP (1) JPH09147553A (ko)
KR (1) KR100226085B1 (ko)
TW (1) TW310435B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557572B1 (ko) * 1998-12-30 2006-05-22 주식회사 하이닉스반도체 전력소모를 방지한 데이터 리프레쉬 입력장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076845A (ja) * 1998-08-28 2000-03-14 Sony Corp 記憶装置および記憶装置の制御方法
US6038673A (en) * 1998-11-03 2000-03-14 Intel Corporation Computer system with power management scheme for DRAM devices
KR100381966B1 (ko) * 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
KR100605076B1 (ko) * 1999-05-14 2006-07-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR100616496B1 (ko) * 1999-06-28 2006-08-25 주식회사 하이닉스반도체 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
JP2001338489A (ja) 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
US6807122B2 (en) * 2001-11-14 2004-10-19 Hitachi, Ltd. Semiconductor memory device requiring refresh
US6512705B1 (en) * 2001-11-21 2003-01-28 Micron Technology, Inc. Method and apparatus for standby power reduction in semiconductor devices
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
US7039818B2 (en) * 2003-01-22 2006-05-02 Texas Instruments Incorporated Low leakage SRAM scheme
FR2864684B1 (fr) * 2003-12-24 2006-06-23 Dolphin Integration Sa Circuit integre a memoire a consommation reduite
US7193886B2 (en) * 2004-12-13 2007-03-20 Dolfin Integration Integrated circuit with a memory of reduced consumption
KR100718046B1 (ko) 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
US8589706B2 (en) * 2007-12-26 2013-11-19 Intel Corporation Data inversion based approaches for reducing memory power consumption
JP5742508B2 (ja) * 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR20230022345A (ko) 2021-08-06 2023-02-15 삼성전자주식회사 메모리 장치 및 그것의 동작 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557572B1 (ko) * 1998-12-30 2006-05-22 주식회사 하이닉스반도체 전력소모를 방지한 데이터 리프레쉬 입력장치

Also Published As

Publication number Publication date
US5740118A (en) 1998-04-14
JPH09147553A (ja) 1997-06-06
KR100226085B1 (ko) 1999-10-15
TW310435B (ko) 1997-07-11

Similar Documents

Publication Publication Date Title
KR0140351B1 (ko) 다수의 내부 전원을 갖는 동적 메모리 장치
KR970029795A (ko) 반도체 기억장치
US5804893A (en) Semiconductor device with appropriate power consumption
KR950006067Y1 (ko) 반도체 메모리 장치
KR19980082461A (ko) 반도체 메모리 소자의 전압 조정회로
KR930010987A (ko) 다이나믹형 ram의 특수 모드제어방법
KR100301036B1 (ko) 데이터입출력마스크입력버퍼의전류소모를감소시키기위한제어부를구비하는동기식반도체메모리장치
KR0129790B1 (ko) 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR0173953B1 (ko) 반도체메모리장치의 내부전원공급장치
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
JPH0785678A (ja) 半導体集積回路
KR100587690B1 (ko) 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR100403320B1 (ko) 셀프 리프레쉬 동작시 오버드라이빙 제어장치
US6501671B2 (en) Semiconductor memory device enabling selective production of different semiconductor memory devices operating at different external power-supply voltages
KR940003837B1 (ko) 기판 전압 발생회로의 구동방법
KR980004960A (ko) 누설 전류를 줄이는 기능을 갖는 디램
KR950007445B1 (ko) 반도체 메모리의 기준전압 발생기
KR100186323B1 (ko) 메모리의 전원 제어 장치
JP4031546B2 (ja) 半導体装置
JPH11328952A (ja) 半導体集積回路装置
KR100235967B1 (ko) 노이즈 감소형 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee