KR970004606B1 - 액티브 매트릭스 액정표시장치 - Google Patents
액티브 매트릭스 액정표시장치 Download PDFInfo
- Publication number
- KR970004606B1 KR970004606B1 KR1019930008409A KR930008409A KR970004606B1 KR 970004606 B1 KR970004606 B1 KR 970004606B1 KR 1019930008409 A KR1019930008409 A KR 1019930008409A KR 930008409 A KR930008409 A KR 930008409A KR 970004606 B1 KR970004606 B1 KR 970004606B1
- Authority
- KR
- South Korea
- Prior art keywords
- common
- electrodes
- electrode
- divided
- liquid crystal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
요약없슴
Description
제1도는 본 발명의 일실시예를 도시하고, 박막트랜지스터를 기호로 나타낸 액티브 매트릭스 액정표시장치의 평면도.
제2도는 제1도에 도시한 액티브 매트릭스 액정표시장치의 일부를 절단하여 도시하는 확대 단면도.
제3도는 제1도에 도시한 액티브 매트릭스 액정표시장치의 일부를 확대하여 도시하는 확대 평면도.
제4도는 제1도에 도시한 액티브 매트릭스 액정표시장치의 박막트랜지스터가 형성되는 기판의 제조공정에 있어서 포토리소그래피 프로세스의 분할노광의 일례를 도시하는 공정설명도.
제5도는 종래기술을 도시하고, 박막트랜지스터를 기호로 나타낸 액티브 매트릭스 액정표시장치의 평면도.
*도면의 주요부분에 대한 부호의 설명*
120 : 박막트랜지스터170 : 화소전극
130 : 시일재 LC : 액정
G : 게이트전극GL : 게이트라인
D : 드레인 전극240a, 240b, 240c, 240d : 공통전극
본 발명은, 박막트랜지스터를 능동소자로서 사용한 액티브 매트릭스 형의 액정표시장치에 관한 것이다.
박막트랜지스터를 능동소자로서 하는 액티브 매트릭스 액정표시장치는, 액정층을 사이에 두고 대향하는 한쌍의 패널의 한쪽에 박막트랜지스터와 이 박막트랜지스터에 접속된 화소전극이 행방행 및 열방향으로 복수배열하여 설치되고, 다른 쪽의 패널에 공통전극이 설치되고, 상기 화소전극과 공통전극이 상호대향하는 부분으로 하나의 화소가 형성되고, 이 화소가 매트릭스형태로 복수배열되어 표시장치가 형성되어 있다.
종래의 액티브 매트릭스 액정표시장치는, 제5의 박막트랜지스터를 등가회로를 나타낸 평면도로 도시하는 것같이 구성되어 있다. 이 액정표시 장치는, 한쌍의 투명 패널(10, 20)을 틀형태의 시일재(30)를 끼워 접착하고, 이 양패널(10, 20)간의 상기 시일재(30)로 둘러쌓인 액정봉입영역에 액정을 봉입하여 구성되어 있다.
상기 한쌍의 패널(10, 20) 중, 한쪽의 패널(10)은, 유리 등으로 구성되는 투명기판(11)의 위에 복수의 박막트랜지스터(이하, TFT라고 함)(12)와 이 TFT에 각각 접속된 화소전극(17)을 행방향 및 열방향으로 배열하고, 이 각각의 화소전극(17) 사이에 게이트라인(GL)과 데이타라인(DL)이 각각 배열하여 설치된 TFT 패널이고, TFT(12)는 게이트라인(GL)과 데이타라인(DL)의 교차부에 각각 형성되고, 화소전극(17)은 각 TFT(12)에 각각 접속하여 형성되어 있다. 그리고, 도시하지 않지만 TFT(12) 및 화소전극(17)은 보호 절연막으로 덮혀져 있고, 이보호절연막 위에는 배향막이 형성되어 있다.
또한, 다른쪽의 패널(이하, 대향 패널이라고 함)(20)은, 유리 등으로 구성되는 투명기판(21)의 위에, 상기 TFT 패널(10)의 화소전극(17)에 대향하는 공통전극(24)을 설치한 것으로, 이 공통전극(24)은 표시영역(TFT 패널(10)의 화소전극 배열영역) 전체에 걸친 면적의 하나의 전극이다. 그리고, 도시하지 않지만, 공통전극(24)은 절연막으로 덮혀져 있고, 이 절연막위에는 배향막이 형성되어 있다.
이 액티브 매트릭스 액정표시장치는, 각 게이트라인(GL)의 단자부에 게이트신호인가회로(41)를 접속하고, 각 데이타라인(DL)의 단자부에 데이타 신호인가회로(42)를 접속함과 동시에, 공통전극(24)의 단자부에 공통신호 인가회로(43)를 접속하여 구동되고 있다.
상기 액티브 매트릭스 액정표시장치의 TFT패널(10)에 설치되는 게이트 전극, 반도체막, 소스 및 드레인전극 등으로 구성되는 TFT와 화소전극(17)등은, 각각의 박막을 성막하고, 이 박막을 포토리소그래피법으로 패터닝하는 것에 의해 형성된다. 이 포토리소그래피법에 있어서 포토레지스트의 노광처리는, TFT(12) 및 화소전극(17)이 복수배열된 표시영역을 복수의 노광영역으로 나누어 각 영역마다 노광하는 분할노광이 행해지고 있다.
그렇지만, 상술한 분할노광에 의해 패터닝하여 제조된 TFT 패널은, 기판(11)위에 형성한 TFT(12)의 전류-전압특성이, 상술한 분할노광에 있어서 1회의 노광으로 노광(획득영역(노광영역))마다 달라져 버리고, 또한 화소의 전기광학적 특성이 각 노광영역마다 달라져버린다. 그러므로, 화소전극(17)과 공통전극(24) 사이에 유지되는 전압이 각 노광영역마다 다르다고 하는 문제를 갖고 있다.
이것은, 포토레지스트를 노광처리할 때의 기관과 노광마스크의 위치맞춤 오차에 의한 것이고, 이 위치맞춤 오차의 정도는 각 노광영역마다 다르므로, 이 분할노광에 의해 기판(11)위에 형성한 TFT(12)의 게이트전극과 소스, 드레인전극과의 위치관계가 각 영역마다 어긋나버린다.
그리고, TFT(12)의 전류-전압특성 및 각 화소의 전기광학특성은, 게이트전극과 소스, 드레인전극과의 위치관계, 다시말해 게이트전극과 소스전극 간의 용량과, 게이트전극과 드레인전극간의 비에 따라 변화하므로, TFT(12)의 게이트전극과 소스, 드레인전극과의 위치관계가 각 노광영역마다 어긋나 있는 것이고, 각 노광영역의 화소가 각각 다른 전기광학특성을 갖게 되고, 따라서 데이타라인(DL)에서 TFT(12)를 끼워 화소전극(17)에 전압을 가하게 되는 하나의 데이타신호에 대해서 화소에 유지되는 전압이 각 노광영역마다 달라져 버린다.
그리고, 제5도에 도시하고 있지 않지만 액티브 매트릭스 액정표시장치에서는, 그 TFT패널(10)의 각 화소전극(17)에 각각 대응시켜 저장 커패시터가 설치되고, 구동신호 선택시에 화소전극(17)에 전압이 가해진 전하를 저장 커패시터에 충전하고, 비선택시에도 화소전극(17)의 전위를 유지하도록 하고 있다. 이 저장 커패시터는, TFT 패널(10)의 기판(11)위에, 게이트 절연막을 사이에 두고 화소전극과 대향하는 커패시터전극을 설치하여 구성되어 있다.
그러나, 이 저장 커패시터를 갖는 TFT패널에 있어서도, TFT(12)의 각 전극과 화소전극(17) 및 커패시터전극을 포토레지스트를 분할노광하는 방법으로 패터닝하면, 각 노광영역마다 화소가 그 노광영역마다에 다른 전기 광학특성을 갖게되고, 또한 커패시터전극과 화소전극(17)과의 위치관계가 어긋남에 따라 각 노광영역의 저장 커패시터가 다른 용량을 가지므로, 화소에 유지되는 노광영역마다 달라져버린다.
그리고, 제 5도에 도시한 종래의 액티브 매트릭스 액정표시장치에서는, TFT패널(10)의 화소에 유지되는 전압이 각 노광영역마다 다르므로, 각 화소의 액정에 가해지는 전체가 각 노광영역마다 달라져버린다.
이때문에, 종래의 액티브 매트릭스 액정표시장치는, 각 영역의 표시의 밝기 및 콘트라스트에 차가 생기고, 표시화상이 화면을 각 영역마다 구획한 것같은 형상이 되어 보인다고 하는 문제를 갖고 있었다.
상술한 설정에 감안하여, 본 발명은 표시의 밝기 및 콘트라스트가 화면 전체에 걸쳐서 균일하고, 양호한 화상을 표시할 수 있는 액티브 매트릭스 액정표시장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해, 본 발명의 액티브 매트릭스 액정표시장치는, 제 1의 기판 위에 박막트랜지스터와, 이 박막트랜지스터에 접속된 화소전극과, 이들 박막트랜지스터의 게이트전극의 복수를 공통접속하는 게이트라인과, 이들 박막트랜지스터 드레인전극의 복수를 공통접속하는 드레인라인을 복수의 미리 정해진 영역에 분할하여 포토레지스트를 노광하는 공정을 포함하는 포토리소그래피법에 의해 복수형성하고, 제2의 기판상에는 상기 포토레지스트를 노광하는 공정중 미리 정해진 영역에 대응시켜 서로 분리시킨 복수의 분할전극을 형성한 것을 특징으로 하는 것이다.
상술한 본원 발명에 의하면, 제1기판의 패턴 형성공정의 분할노광의 각 노광영역에 대응하고, 제2기판에 형성하는 공통전극을 분리한 분할공통전극으로 한 것이고, 각 노광영역마다 위치맞춤 오차에 기인하는 각 화소의 전기광학특성의 상위를, 각 분할 공통전극에 공급하는 공통신호의 전위를 조정하는 것에 의해 보정할 수 있다.
또한, 본원 발명에 의하면 각각의 분할 공통전극에는 하나의 화상데이타에 대응하는 데이타신호가 공급된 화소전극과 이 화소전극에 대향하는 공통전극 간에 유지되는 전압이, 상기 노광영역마다 각각 서로 같아지는 전위를 갖는 공통신호가 공급되므로, 각 노광영역마다 화소의 전기광학특성을 거의 일치시킬수 있다.
따라서, 표시장치의 각 부위에 있어서 화소의 동작특성이 같아지고, 표시화면 전체에 걸쳐서 밝기 및 콘트라스트가 균일해진다.
이하, 본 발명의 일실시예를 제1도~제4도를 참조하여 설명한다. 제1도 TFT를 기호로 나타낸 액티브 매트릭스 액정표시장치의 평면도, 제2도는 상기 액정표시장치 일부분의 확대단면도, 제3도는 제2도에 있어서 TFT 패널의 배향막 및 보호절약막을 생략하여 도시한 확대평면도, 제4도는 TFT 및 화소전극을 형성할 때의 포토레지스트 분할노광의 일례를 도시하는 도면이다.
본 액정표시장치는, TFT 패널(100)과 대향 패널(200)을 틀형태의 시일재(300)을 끼워 접착하고, 이 양패널(100, 200) 사이의 시일재(300)로 둘 쌓인 액정봉입영역에 액정(LC)을 봉입하여 구성되어 있다.
먼저, TFT 패널(100)에 대해서 설명하면, 이 TFT패널(100)은 유리 등으로 구성되는 투명기판(110) 위에 TFT(120)와 화소전극(170)을 행방향 및 열방향으로 배열하여 설치한 것이다.
상기 TFT(120)는, 예를 들면 역스테거형이고, 이 역스태거형 TFT(120)는 제2도 및 제3도에 도시하듯이, 기판(110) 위에 형성된 게이트전극(G)과, 이 게이트전극(G)위에 형성된 Si N(질화실리콘)으로 구성되는 게이트절연막(투명막)(130)과, 이 게이트절연막(130) 위에 형성된 a-Si로 구성되는 i형반도체층(140)과 이 i형반도체층(140) 위에 n형분술물을 도프한 a-Si로 구성되는 n형반도체층(150)을 끼워 형성된 소스전극(S) 및 드레인전극(D)으로 구성되어 있다. 그리고, 160은 i형반도체층(140)의 채절영역위에 설치된 블로킹절연막이다.
이 TFT(120)의 게이트전극(G)은 기판(110) 위에 배선한 게이트라인(GL)에 일체로 형성되어 있고, 게이트절연막(130)은 게이트라인(GL)도 덮어 기판(110)의 거의 전면에 형성되어 있다.
그리고, 상기 게이트절연막(130)위에는, 데이타라인(DL)과 화소전극(170)이 형성되어 있고, TFT(12)의 드레인전극(D)은 데이타라인(DL)에 연결되어 있다. 더우기, 이 실시예는 데이타라인(DL)과 드레인전극(D)을 일체로 형성하고 있다. 또한 화소전극(170)은 ITO등의 투명도전막으로 형성되어 있고, 이 화소전극(170)은, 그 한쪽끝을 TFT(120)의 소스전극(S)위에 겹쳐 형성하는 것에 의해 상기 소스전극(S)에 접속되어 있다.
또한, 제1도에서는 생략하고 있지만 상기 TFT 패널(100)에는 각 화소전극(170)에 각각 대응시켜 저장 커패시터가 설치되어 있다.
제2도 및 제3도에 있어서, C는 상기 저장 커패시터를 구성하는 커패시터전극이고, 이 커패시터전극(C)은 기판(110) 위에 설치되어 있다. 이 커패시터전극(C)은, 게이트절연막(130)을 사이에 두고 화소전극(170)의 다른 측면가장자리부에 대향하고 있고, 저장 커패시터는 커패시터전극(C)과 화소전극(170)과 그 사이의 게이트절연막(130)으로 구성되어 있다. 또, 커패시터전극(C)은 기판(110) 위에 배선한 커패시터라인(CL)에 일체로 형성되어 있다. 이 커패시터전극(C)과 커패시터라인(CL)은, TFT(120)의 게이트전극(G) 및 게이트라인(GL)과 같은 금속막으로 형성되어 있고, 커패시터라인(CL)의 단부에는 기준전위(접지전위)에 연결되는 단자(도시하지 않음)가 형성되어 있다.
또한, 상기 데이타라인(DL)과 화소전극(170)은 Si N 등으로 구성되는 투명한 보호절연막(180)으로 덮혀져 있고, 이 보호절연막(180) 위에는 배향막(190)이 형성되어 있다.
상기 TFT 패널(100)은 다음과 같이 제조된다.
먼저, 기판(110) 위에 Cr(크롬), Al(알루미늄), Al계합금 등으로 구성되는 금속막을 상막하고, 이 금속막을 포토리소그래피법으로 패터닝하고, TFT(120)의 게이트전극(G) 및 게이트라인(GL)과, 커패시터전극(C) 및 커패시터라인(CL)을 동시에 형성한다.
다음에, 게이트절연막(130)과 i형반도체층(140)과 블로킹절연막(160)을 차례로 성막하고, 이후 상기 브로킹절연막(160)을 포토리소그래피법으로 i형반도체층(140)의 채널영역을 덮는 형상으로 패터닝한다.
다음에 , n형반도체층(150)과 Cr, Al, Al계합금 등으로 구성되는 소스, 드레인용 금속막을 성막하고, 이 금속막과 n형반도체층(150)과 상기 i형반도체층(140)을 포토리소그래피법으로 TFT(120)의 외형 및 데이타라인(DL)의 형상에 패터닝함과 동시에, 이어서 상기 소스, 드레인용 금속막과 n형반도체층(150)을 포토리소그래피법으로 패터닝하고, 소스전극(S)부와 드레인전극(D)부로 분리하고, 이후 보호절연막(180)을 성막함과 동시에, 그 위에 배향막(190)을 형성하여 TFT 패널을 완성한다.
이 TFT패널(110)의 제조에 있어서, TFT(120)의 각 전극(게이트전극(G)과 소스, 드레인전극(S, D))과 i형반도체층(140) 및 블로킹절연막(160), 커패시터전극(C), 화소전극(170) 등의 패턴을 포토리소그래피법에 의해 패터닝할 때의 포토레지스트의 노광처리는 TFT(120) 및 화소전극(170)의 배열영역을 복수의 영역으로 나누어 각 영역마다 노광하는 분할노광으로 실시한다.
이 포토레지스트의 분할노광에 대하여 설명하면, 이 실시예에서는 제4도에 도시하는 바와 같이 기판(110)면을 도면에 일점쇄선으로 도시한 서로 직교하는 2개의 경계선(Ax, Ay)으로 구획되는 4개의 노광영역(a, b, c, d)으로 나누고, 이들 각 노광영역마다 포토레지스트를 노광처리하고 있다.
그리고, 포토레지스트의 분할노광은 포토레지스트를 도포한 기판(110)을 노광장치(스테퍼)에 반입하고, 이 기판(110)을 기판이송기구에 의해 전후좌우로 이동시켜서 그 각 영역(a, b, c, d)을 차례로 노광부에 대향시킴과 동시에 각 노광부의 패턴에 따른 노광마스크를 이용하여 기판(110)을 노광영역(a, b, c, d)을 차례로 노광부로 한다.
그런데, 상기 포토레지스트의 분할노광을 실시할 경우, 상기 스테퍼에 의한 기판(110)의 이송 정도(精度)나 노광마스크의 세팅정도에 오차가 있으므로 포토레지스트의 노광패턴이 각 노광영역(a, b, c, d)마다 어긋나고, 그 때문에 포토레지스트를 노광 및 현상처리하여 형성한 레지스트마스크를 마스크로 하는 에칭에 의해 패터닝된 전극 등의 위치가 상기 각 노광영역(a, b, c, d)마다 어긋남이 생긴다.
그리고, 각 노광영역(a, b, c, d)마다 전극 등의 위치어긋남은 게이트전극(G) 및 커패시터전극(C)으로 구성되는 금속막의 패터닝시, 블로킹절연막(160)의 패터닝시, 소스, 드레인용 금속막과 n형반도체층(150) 및 i형반도체층(140)의 트랜지스터 외형으로의 패터닝시, 상기 소스, 드레인용 금속막과 n형 반도체층(150)을 소스전극(s) 부와 드레인전극(D)부로 분리하는 패터닝시, 화소전극(170)의 패터닝시의 어디에서나 발생하고, 또 그 위치어긋남의 크기 및 방향도 그때마다 다르기 때문에 기판(110)상에 형성한 TFT(120)의 게이트전극(G)과 소스, 드레인전극(S, D)과의 위치관계가 커패시터전극(C)과 화소전극(170)과의 위치관계 등이 각 노광영역(a, b, c, d)마다 달라져 버린다.
이 전극상호의 위치관계의 어긋남에 대하여 그 일례를 설명하면 제2도 및 제3도의 도시한 TFT(121, 122)및 화소전극(171, 172)과 커패시터전극(C)은 제4도에 있어서 좌우 2개의 노광영역(a, b)의 경계부 부근에 형성된 것이며, 이 제2도 및 제3도에서는 한쪽의 노광영역(a)에 형성된 TFT(121)의 소스, 드레인전극(S, D)이 게이트전극(G)에 대하여 도면상 우방향으로 어긋나고, 다른쪽의 노광영역(b)에 형성된 TFT(121)의 소스, 드레인전극(S, D)이 게이트전극(G)에 대하여 도면상 좌방향으로 어긋남과 동시에, 한쪽의 노광영역(a)에 형성된 화소전극(171)이 이 노광영역(a)의 커패시터전극(C)에 대해서는 도면상 좌방향으로 어긋나고, 다른쪽의 노광영역(b')에 형성된 화소전극(172)이 이 노광영역(b)의 커패시터전극(도시하지 않음)에 대하여 도면상 우방향으로 어긋나 있다. 또, 제3도는 게이트라인(DL)과 커패시터라인(CL)의 형성위치가 2개의 노광영역(a, b)에 있어서 라인 폭방향(제3도에 있어서 상하방향)으로 어긋나 있는 예를 나타내고 있다.
그리고 제2도 및 제3도에 도시한 예에서는 한쪽의 노광영역(a)의 TFT(121)가 게이트전극(G)과 소스전극(S)과 대향면적이 작고, 게이트전극(G)과 드레인(D)과의 대향면적과의 대향면적이 큰 구조로 되어있고, 다른쪽의 노광영역(b)의 TFT(122)가 게이트전극(G)과 소스전극(S)과의 대향면적이 크고, 게이트전극(G)과 드레인(D)과의 대향면적이 작은 구조로 되어있기 때문에 한쪽의 노광영역(a)의 TFT(121)와, 다른쪽의 노광영역(b) TFT(122)는 그 G-S간 용량(게이트전극(G)과, 소스전극(S) 간의 용량)과 G-D간 용량(게이트전극(G)과, 드레인전극(G) 간의 용량)의 용량비가 달라져있다. 따라서, 한쪽의 노광영역(a)의 TFT(121)와, 이 TFT(121)에 접속되 화소전극(171)을 포함하는 화소와, 다른쪽의 영역(b)의 TFT(122)와 이 TFT(122)에 접속된 화소전극(172)을 포함하는 화소는 그 전기광학특성이 달라져있다.
또, 제2도 및 제3도에 도시한 예에서는 한쪽의 노광영역(a)의 화소전극(171)과 커패시터전극(C)과의 대향면적이 작고, 다른쪽의 노광영역(b)의 화소전극(172)과 커패시터전극(C)과의 대향면적이 작고, 다른쪽의 노광영역(b)의 화소전극(172)과 커패시터전극과의 대향면적이 크기 때문에 한쪽의 영역(a)의 저장 커패시터와, 다른쪽의 노광영역(b)의 저장 커패시터는 그 용량이 달라져있다.
이것은 다른 노광영역(c, d)과의 관계에 있어서도 마찬가지이며, 따라서 기판(110)상에 형성한 TFT(120)의 게이트전극(G)과 소스, 드레인전극(SD)과의 위치관계나 커패시터전극(C)과 화소전극(172)과의 위치관계 등이 각 노광영역(a, b, c, d)마다 달라져 있으면 같은 값의 데이타신호가 데이타라인에서 공급된 경우라도 화소전극(170)과 대향하는 공통전극과의 사이에 유지되는 전압이 각 영역(a, b, c, d)마다 달라져버린다.
그래서 본 실시예에서는 상기 TFT 패널(100)과 액정층을 끼워서 대향하는 대향 패널(200)에 설치하는 공통전극 TFT 패널의 각 노광영역(a, b, c, d)에 각각 대향시켜서 분할하고 있다.
상기 대향 패널(200)에 대하여 설명하면 제1도 및 제2도에 있어서, 유리등으로 구성되는 투명기판(210) 위에는 상기 TFT 패널(100)의 각 화소전극(170)의 행간 및 열간에 대응하는 격자상의 블랙마스크(220)와, TFT 패널(100)의 각 화소전극열에 각각 대응하는 적, 녹, 청의 컬러 필터(FR, FG, FB)와, 이들 컬러 필터(FR, FG, FB)를 덮는 투명한 보호막(Si N등의 절연막)(230)이 설치되어 있고, 공통전극은 상기 보호막(230)위에 형성되어 있다.
이 공통전극은 상기 TFT 패널(110)의 각 노광영역(포토레지스트의 분할 노광영역)(a, b, c, d)에 각각 대응하는 4개의 전극(240a, 240b, 240c, 240d )으로 분할되어 있다. 또, 이들 공통전극(240a, 240b, 240c, 240d)은 상기 블랙 마스크(220)에 대향하는 부분에서 분할되어 있다.
또, 상기 기판(210)의 측면가장자리부에는 상기 각 공통전극(240a, 240b, 240c, 240d)에 공통신호를 인가하기 위한 공통신호인가단자(250a, 250b, 250c, 250d)가 설치되어 있고, 각 공통전극(240a, 240b, 240c, 240d)은 리드배선(260a, 260b, 260c, 260d)을 통하여 각 단자(250a, 250b, 250c, 250d)에 각각 접속되어 있다. 또, 공통전극(240a∼240d)과 그 단자(250a∼250d) 및 리드배선(260a∼260d)은 같은 도전막(ITO 등의 투명도전막)을 포토리소 그래피법에 의해 패터닝하여 형성되어 있다. 또, 공통전극(240a∼240d) 및 리드배선(260a∼260d)은 Si N등으로 구성되는 투명한 절연막(270)으로 덮여있고, 이 절연막(270) 위에는 배향막(280)이 형성되어 있다.
상기 액티브 매트릭스 액정표시장치는 각 게이트라인(GL)의 단자부에 게이트신호인가회로(410)을 접속하고, 각 데이타라인(DL)의 단자부에 데이타신호인가회로(420)를 접속함과 동시에 각 단자(260a, 260b, 260c, 260d)의 단자(250a, 250b, 250c, 250d)에 각각 공통신호인가회로(430a, 430b, 430c, 430d)를 접속하여 표시구동된다.
상기 공통신호인가회로(430a, 430b, 430c, 430d)는 하나의 영상데이타에 대응하는 데이타신호가 상기 각 영역(a, b, c, d)의 화소전극(170)에 공급되었을 때, 상기 TFT 패널(110)의 각 영역(a, b, c, d)의 화소전극(170)과, 이 화소전극(170)에 대향하는 공통전극(240a, 240b, 240c, 240d)의 사이에 각각 유지되는 각 전압이 각각 같아지는 전위를 같는 공통신호를 공통전극(240a, 240b, 240c, 240d)에 인가하는 것으로, 이들 공통신호인가회로(430a, 430, b430, c430d)에는 각각 공통신호의 전압치를 조정하기 위한 전압조정기(440)가 설치되어 있다. 또, 이 전압조정기(440)는 전압조정 후에 조작부가 봉착되는 가변저항기로 되어있다.
즉, 상기 액티브 매트릭스 액정표시장치는 TFT 패널(100)의 각 노광영역(a, b, c, d)의 화소전극(170)과 대향하는 공통전극(240a, 240b, 240c, 240d)의 사이에 유지되는 각 전압차를 대향 패널(200)의 각 공통전극(240a, 240b, 240c, 240d)에 인가하는 공통신호의 전위를 조정하므로써 보상 하도록 한 것으로, 상기와 같이 대향 패널(200)의 공통전극을 TFT 패널(100)의 각 노광영역(a, b, c, d)에 각각 대향시켜서 분할하고, 이들 각 공통전극(240a, 240b, 240c, 240d)에 TFT 패널(100)의 각 영역(a, b, c, d)에 있어서 TFT의 게이트-소스간 용량과 게이트-드레인간용량의 비에 따라 다르게 한 전위를 갖는 공통신호를 각각 공급하였으므로 상기 각 노광영역(a, b, c, d)의 화소의 액정(LC)에 거의 같은 전계를 인가하여 각 노광영역(a, b, c, d)의 표시의 밝기 및 콘트라스트를 화면전체에 걸쳐서 균일하게 할 수 있다.
또, 각 공통전극(240a, 240b, 240c, 240d)에 공급하는 공통신호의 전위조정은 액정표시장치에 테스트화상을 표시시키고, 각 노광영역(a, b, c, d)의 표시의 밝기 및 콘트라스트가 화면전체에 걸쳐서 균일하게 되도록 각 공통신호인가회로(430a, 430b, 430c, 430d)의 전압조정기(440)를 조정하여 실시하면 된다.
따라서, 상기 액티브 매트릭스 액정표시장치에 의하면 한쪽의 패널(TFT 패널)(100)에 설치하는 TFT(120)의 각 전극(게이트전극(G)과 소스, 드레인전극(S, D)이나 화소전극(170) 등을 포토레지스트를 분할노광하는 방법으로 패터닝한 것이지만, 표시의 밝기 및 콘트라스트가 화면전체에 걸쳐서 균일하고 양호한 화상을 표시할 수 있다.
또, 상기 실시예에서는 TFT 패널(110)의 각 노광영역(a, b, c, d)에 대응시켜서 분할한 공통전극(240a, 240b, 240c, 240d)을 상기 각 노광영역(a, b, c, d)의 거의 전 영역에 걸치는 한개의 전극으로 하고 있지만 이들 공통전극(240a, 240b, 240c, 240d)은 한개의 전극에 한정되지 않고, 상기 각 노광영역(a, b, c, d)의 각 화소전극(170)에 대응시켜서 1열 또는 복수열의 화소전극열마다 분할한 세분할전극으로서도 좋고, 그 경우는 상기 노광영역(a, b, c, d)에 각각 대응하는 각 공통전극들에 각 노광영역(a, b, c, d)에 배열된 TFT의 각 부유용량의 비에 따른 전위를 갖는 공통신호를 각각 인가해 주면 된다.
Claims (11)
- 소정 형상의 복수의 박막을 적충하여 형성된 박막트랜지스터(120)와, 이 박막트랜지스터(120)에 접속된 화소전극(170)과, 이들 박막트랜지스터(120)의 게이트전극(G)의 복수를 공통접속하는 게이트라인(GL)과, 이들 박막트랜지스터(120)의 드레인 전극(D)의 복수를 공통접속하는 드레인라인(DL)이 소정의 패턴으로 배열하도록 복수의 미리 정해진 영역으로 분할하여 포토레지스트를 노광하는 공정을 포함하는 포토리소그래피법에 의해 복수 형성된 제1의 기판과, 상기 복수의 화소전극(170)과 서로 대향배치되고, 상기 포토리소그래피법의 포토레지스트를 노광하는 공정의 상기 미리 정해진 영역에 대응시켜서 서로 분리된 복수의 분할 공통전극(240a, 240b, 240c, 240d)이 배열형성된 제2의 기판과, 상기 제1기판과 제2기판 사이에 시일재(300)에 의해 봉입되고, 상기 복수의 화소전극(170)과 상기 복수의 분할 공통전극(240a, 240b, 240c, 240d) 사이에 개재하는 액정(LC)재료를 구비하는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제1항에 있어서, 상기 박막트랜지스터(120)와 화소전극(170)은 매트릭스 형태로 복수배열 형성되어 있고, 복수의 상기 분할 공통전극(240a, 240b, 240c, 240d)은 상기 게이트신호라인과 데이타신호라인에 따라 서로 분리되어 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제1항에 있어서, 복수의 상기 분할 공통전극(240a, 240b, 240c, 240d) 각각에는 하나의 영상데이터에 대응하는 데이타신호가 공급된 화소전극(170)과 이 화소전극(170)에 대향하는 공통전극(240a, 240b, 240c, 240d) 사이에 유지되는 전압이 상기 미리 정해진 영역마다 각각 서로 같아지는 전위를 갖는 공통신호가 공급되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제1항에 있어서, 복수의 상기 분할 공통전극(240a, 240b, 240c, 240d) 각각에는 상기 제1기판의 패턴을 형성하기 위해 분할하여 노광된 각 영역마다 배치된 박막트랜지스터(120)의 각 전극간의 부유용량의 비에 따른 전위를 갖는 공통신호가 공급되는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제1항에 있어서, 상기 분할 공통전극(240a, 240b, 240c, 240d)에 공통신호를 공급하고, 상기 분할 공통전극(240a, 240b, 240c, 240d)마다 공급되는 공통신호의 전위를 조정가능한 공통신호 공급수단을 구비하고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제5항에 있어서, 상기 공통신호 공급수단은 또한 상기 분할 공통전극(240a, 240b, 240c, 240d)마다 접속된 복수의 공통신호 공급회로를 구비하고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제5항에 있어서, 상기 공통신호 공급수단은 거의 같은 영상데이타에 대응하는 데이타신호가 공급된 화소전극(170)과 이 화소에 대향하는 공통전극(240a, 240b, 240c, 240d) 사이에 유지되는 전압이 상기 미리 정해진 영역마다 각각 서로 같아지도록, 공통신호의 전위를 조정하기 위한 수단을 구비하고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제5항에 있어서, 상기 공통신호 공급수단은 공통신호를 발생하는 수단과, 공통신호의 전위를 조정하기 위한 전위가변수단으로 구성되어 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제1항에 있어서 상기 제1기판상에 형성되는 소정의 패턴은 포토레지스터를 스테퍼에 의해 노광하는 공정을 포함하는 포토리소그래피법에 의해 형성되고, 상기 제2의 기판상에 형성되는 분할 공통전극(240a, 240b, 240c, 240d)은 상기 스테퍼에 의한 하나의 노광영역에 대응한 크기를 갖고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 소정 형상의 복수의 박막을 적출하여 형성된 박막트랜지스터(120)와, 이 박막트랜지스터(120)에 접속된 화소전극(170)과, 이들 박막트랜지스터(120)의 게이트전극(G)의 복수를 공통접속하는 게이트라인(GL)과, 이들 박막트랜지스터(120)의 드레인전극(D)의 복수를 공통접속하는 드레인라인이 소정의 패턴으로 배열되도록 복수의 미리 정해진 영역으로 분할하여 포토레지스트를 노광하는 공정을 포함하는 포토리소그래피법에 의해 복수 형성된 제1기판과, 상기 복수의 화소전극(170)과 서로 대향배치되고, 상기 포토리소그래피법의 포토레지스트를 노광하는 공정의 상기 미리 정해진 영역에 대응시켜서 서로 분리된 복수의 분할공통전극(240a, 240b, 240c, 240d)이 배열형성된 제2기판과, 상기 제1기판과 제2기판 사이에 시일재(300)에 의해 봉입되고, 상기 복수의 화소전극(170)과 상기 복수의 분할 공통전극(240a, 240b, 240c, 240d) 사이에 개재하는 액정(LC)재료와, 복수의 상기 게이트라인(GL)마다 차례로 게이트신호를 공급하기 위한 게이트신호공급수단과, 복수의 상기 드레인라인에 외부에서 공급되는 영상데이타에 따른 데이타신호를 공급하는 데이타신호공급수단과, 상기 제2기판상에 형성된 복수의 분할공통전극(240a, 240b, 240c, 240d)마다 공급되는 공통신호의 전위를 조정가능한 공통신호공급수단을 구비하고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
- 제10항에 있어서, 상기 공통신호 공급수단은 공통신호를 발생하는 수단과, 하나의 영상데이타에 대응하는 데이타신호가 공급된 화소전극(170)을 이 화소에 대향하는 공통전극(240a, 240b, 240c, 240d) 사이에 유지되는 전압이 상기 미리 정해진 영역마다 각각 서로 같아지도록, 공통신호의 전위를 조정하기 위한 수단을 구비하고 있는 것을 특징으로 하는 액티브 매트릭스 액정표시장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-125985 | 1992-05-19 | ||
JP12598592A JPH05323365A (ja) | 1992-05-19 | 1992-05-19 | アクティブマトリックス液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930023757A KR930023757A (ko) | 1993-12-21 |
KR970004606B1 true KR970004606B1 (ko) | 1997-03-29 |
Family
ID=14923879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930008409A KR970004606B1 (ko) | 1992-05-19 | 1993-05-17 | 액티브 매트릭스 액정표시장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5519521A (ko) |
EP (1) | EP0570925B1 (ko) |
JP (1) | JPH05323365A (ko) |
KR (1) | KR970004606B1 (ko) |
DE (1) | DE69315254T2 (ko) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640216A (en) * | 1994-04-13 | 1997-06-17 | Hitachi, Ltd. | Liquid crystal display device having video signal driving circuit mounted on one side and housing |
US5684555A (en) * | 1994-12-19 | 1997-11-04 | Kabushiki Kaisha Toshiba | Liquid crystal display panel |
KR100294682B1 (ko) * | 1994-12-21 | 2001-09-17 | 구본준, 론 위라하디락사 | 액정표시소자의결함검사방법 |
US6023260A (en) | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5774099A (en) * | 1995-04-25 | 1998-06-30 | Hitachi, Ltd. | Liquid crystal device with wide viewing angle characteristics |
KR0169386B1 (ko) * | 1995-05-31 | 1999-03-20 | 김광호 | 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판 |
KR0172881B1 (ko) * | 1995-07-12 | 1999-03-20 | 구자홍 | 액정표시장치의 구조 및 구동방법 |
KR100212286B1 (ko) * | 1996-03-15 | 1999-08-02 | 윤종용 | 표시 장치 |
KR100467512B1 (ko) * | 1996-12-31 | 2005-04-19 | 삼성전자주식회사 | 액정표시장치및그구동방법 |
JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
TW495635B (en) * | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
KR100495801B1 (ko) * | 1997-07-23 | 2005-09-15 | 삼성전자주식회사 | 킥백전압을보상하는액정표시장치및그구동방법 |
KR100489907B1 (ko) * | 1997-09-13 | 2005-09-06 | 삼성전자주식회사 | 티에프티엘씨디의화소전압구동어레이 |
KR100508033B1 (ko) * | 1998-02-24 | 2005-10-27 | 삼성전자주식회사 | 액정표시장치 |
KR20000003747A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 액정표시소자 |
KR100527078B1 (ko) * | 1998-12-24 | 2006-02-08 | 비오이 하이디스 테크놀로지 주식회사 | 액정 패널의 제조방법 |
KR100521270B1 (ko) * | 1999-01-02 | 2005-10-14 | 삼성전자주식회사 | 공통 전압을 독립적으로 조절할 수 있는 액정표시장치의 구동 회로 |
JP3558934B2 (ja) * | 1999-10-14 | 2004-08-25 | アルプス電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR20020010321A (ko) * | 2000-07-29 | 2002-02-04 | 구본준, 론 위라하디락사 | 액정 디스플레이 장치 |
JP4570278B2 (ja) * | 2000-08-28 | 2010-10-27 | シャープ株式会社 | アクティブマトリクス基板 |
JP4667587B2 (ja) * | 2000-12-01 | 2011-04-13 | 株式会社日立製作所 | 液晶表示装置 |
JP3982992B2 (ja) * | 2000-12-07 | 2007-09-26 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
JP4050474B2 (ja) * | 2001-02-26 | 2008-02-20 | 株式会社小糸製作所 | 放電灯点灯回路 |
TW538541B (en) * | 2002-05-15 | 2003-06-21 | Au Optronics Corp | Active matrix substrate of liquid crystal display device and the manufacturing method thereof |
KR100538330B1 (ko) * | 2002-08-08 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
JP4295968B2 (ja) * | 2002-10-01 | 2009-07-15 | セイコーインスツル株式会社 | 液晶表示装置 |
KR100475167B1 (ko) * | 2002-12-30 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 구동 방법 |
KR101066498B1 (ko) * | 2005-06-30 | 2011-09-21 | 엘지디스플레이 주식회사 | 횡전계형 액정 표시 장치 |
EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
KR101341781B1 (ko) * | 2007-01-31 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN104299593B (zh) * | 2014-11-07 | 2017-01-25 | 深圳市华星光电技术有限公司 | 液晶显示装置 |
US9910530B2 (en) * | 2015-02-27 | 2018-03-06 | Panasonic Liquid Crystal Display Co., Ltd. | Display panel with touch detection function |
JP2016206302A (ja) * | 2015-04-17 | 2016-12-08 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその駆動方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697887A (en) * | 1984-04-28 | 1987-10-06 | Canon Kabushiki Kaisha | Liquid crystal device and method for driving the same using ferroelectric liquid crystal and FET's |
JPS62123427A (ja) * | 1985-11-22 | 1987-06-04 | Nec Corp | アクティブマトリックス液晶表示素子 |
JPH0363623A (ja) * | 1989-08-01 | 1991-03-19 | Casio Comput Co Ltd | 液晶表示装置の駆動方法 |
-
1992
- 1992-05-19 JP JP12598592A patent/JPH05323365A/ja active Pending
-
1993
- 1993-05-17 KR KR1019930008409A patent/KR970004606B1/ko not_active IP Right Cessation
- 1993-05-17 US US08/063,007 patent/US5519521A/en not_active Expired - Fee Related
- 1993-05-18 DE DE69315254T patent/DE69315254T2/de not_active Expired - Fee Related
- 1993-05-18 EP EP93108123A patent/EP0570925B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69315254T2 (de) | 1998-03-19 |
US5519521A (en) | 1996-05-21 |
JPH05323365A (ja) | 1993-12-07 |
EP0570925A1 (en) | 1993-11-24 |
DE69315254D1 (de) | 1998-01-02 |
KR930023757A (ko) | 1993-12-21 |
EP0570925B1 (en) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004606B1 (ko) | 액티브 매트릭스 액정표시장치 | |
US5285301A (en) | Liquid crystal display device having peripheral dummy lines | |
US4654117A (en) | Method of fabricating a thin film transistor array | |
US5083853A (en) | Color liquid crystal display device having light-shielding conductive layers | |
US7190418B2 (en) | Semiconductor device | |
US4770498A (en) | Dot-matrix liquid crystal display | |
US5668650A (en) | Thin film transistor panel having an extended source electrode | |
US6411346B1 (en) | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd | |
US4867537A (en) | Color liquid crystal display device | |
US6104449A (en) | Liquid crystal display device having DTFTs connected to a short ring | |
KR100539833B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
EP1956426B1 (en) | Display substrate including a colour filter and storage capacitors and method of manufacturing it | |
US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
US5945256A (en) | Exposing methods in photolithography used for manufacturing a liquid crystal display | |
JP4401551B2 (ja) | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 | |
JPH1020298A (ja) | 液晶表示装置 | |
US7030955B2 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
KR100223901B1 (ko) | 액정 표시장치 및 제조방법 | |
KR100237132B1 (ko) | 액티브 매트릭스 액정 표시 장치 | |
JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
JP2741769B2 (ja) | 液晶表示装置 | |
JPH0254217A (ja) | マトリクス型表示装置 | |
KR0182053B1 (ko) | 액정 표시 장치 | |
JP2852073B2 (ja) | 液晶表示装置 | |
JP2005134904A (ja) | 薄膜ダイオード表示板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000321 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |