JP2016206302A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2016206302A JP2016206302A JP2015085189A JP2015085189A JP2016206302A JP 2016206302 A JP2016206302 A JP 2016206302A JP 2015085189 A JP2015085189 A JP 2015085189A JP 2015085189 A JP2015085189 A JP 2015085189A JP 2016206302 A JP2016206302 A JP 2016206302A
- Authority
- JP
- Japan
- Prior art keywords
- target
- period
- source line
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2354/00—Aspects of interface with display user
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】 表示品位に優れた液晶表示装置及び液晶表示装置の駆動方法を提供する。又は、低消費電力化を図ることのできる液晶表示装置及び液晶表示装置の駆動方法を提供する。
【解決手段】 液晶表示装置は、第1基板と、第2基板と、液晶層と、第1駆動部と、を備える。第1ソース線S(k)は、共通電極の分割電極CA(h)と分割電極CA(h−1)との間に位置している。1フレーム期間は、表示期間Pdjと、表示期間Pdj+1と、センシング期間Psと、第1プリチャージ期間Ppr1と、を有する。第1駆動部は、第1ソース線S(k)に、表示期間Pdjに第1極性を有する第1画像信号Isig(k)を与え、第1プリチャージ期間Ppr1に第2極性を有する第1プリチャージ信号Vp1を与え、表示期間Pdj+1に第1極性を有する第1画像信号Isig(k)を与える。
【選択図】図13
【解決手段】 液晶表示装置は、第1基板と、第2基板と、液晶層と、第1駆動部と、を備える。第1ソース線S(k)は、共通電極の分割電極CA(h)と分割電極CA(h−1)との間に位置している。1フレーム期間は、表示期間Pdjと、表示期間Pdj+1と、センシング期間Psと、第1プリチャージ期間Ppr1と、を有する。第1駆動部は、第1ソース線S(k)に、表示期間Pdjに第1極性を有する第1画像信号Isig(k)を与え、第1プリチャージ期間Ppr1に第2極性を有する第1プリチャージ信号Vp1を与え、表示期間Pdj+1に第1極性を有する第1画像信号Isig(k)を与える。
【選択図】図13
Description
本発明の実施形態は、液晶表示装置及び液晶表示装置の駆動方法に関する。
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、FFS(Fringe Field Switching)モードなどの横電界(フリンジ電界も含む)を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
本実施形態は、表示品位に優れた液晶表示装置及び液晶表示装置の駆動方法を提供する。又は、本実施形態は、低消費電力化を図ることのできる液晶表示装置及び液晶表示装置の駆動方法を提供する。
一実施形態に係る液晶表示装置は、
互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、
前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板との間に挟持された液晶層と、
前記第1分割電極、前記第2分割電極及び前記第1ソース線に電気的に接続された第1駆動部と、を備え、
1フレーム期間は、第1表示期間と、前記第1表示期間の次の第2表示期間と、前記第1表示期間と前記第2表示期間との間のセンシング期間と、前記第1表示期間と前記センシング期間との間の第1プリチャージ期間と、を有し、
前記第1駆動部は、
前記第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
前記第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
前記センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
前記第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与える。
互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、
前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板との間に挟持された液晶層と、
前記第1分割電極、前記第2分割電極及び前記第1ソース線に電気的に接続された第1駆動部と、を備え、
1フレーム期間は、第1表示期間と、前記第1表示期間の次の第2表示期間と、前記第1表示期間と前記第2表示期間との間のセンシング期間と、前記第1表示期間と前記センシング期間との間の第1プリチャージ期間と、を有し、
前記第1駆動部は、
前記第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
前記第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
前記センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
前記第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与える。
また、一実施形態に係る液晶表示装置の駆動方法は、
互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備えた液晶表示装置の駆動方法において、
第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与え、
1フレーム期間は、前記第1表示期間と、前記第1表示期間の次の前記第2表示期間と、前記第1表示期間と前記第2表示期間との間の前記センシング期間と、前記第1表示期間と前記センシング期間との間の前記第1プリチャージ期間と、を有する。
互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備えた液晶表示装置の駆動方法において、
第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与え、
1フレーム期間は、前記第1表示期間と、前記第1表示期間の次の前記第2表示期間と、前記第1表示期間と前記第2表示期間との間の前記センシング期間と、前記第1表示期間と前記センシング期間との間の前記第1プリチャージ期間と、を有する。
以下に、本発明の一実施形態及び比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
まず、一実施形態に係る液晶表示装置について説明する。なお、本実施形態において、液晶表示装置はセンサ付き液晶表示装置である。図1は、本実施形態に係るセンサ付き液晶表示装置の構成を概略的に示す斜視図である。
図1に示すように、液晶表示装置DSPは、アクティブマトリクス型の液晶表示パネルPNL、液晶表示パネルPNLを駆動する駆動ICチップIC1、静電容量型のセンサSE、センサSEを駆動する駆動ICチップIC2、液晶表示パネルPNLを照明するバックライトユニットBL、制御モジュールCM、フレキシブル配線基板FPC1、FPC2、FPC3などを備えている。
液晶表示パネルPNLは、平板状の第1基板SUB1と、第1基板SUB1に対向配置された平板状の第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に挟持された液晶層(後述する液晶層LC)と、を備えている。なお、本実施形態において、第1基板SUB1をアレイ基板と、第2基板SUB2を対向基板と、それぞれ言い換えることができる。液晶表示パネルPNLは、画像を表示する表示領域(アクティブエリア)DAを備えている。この液晶表示パネルPNLは、バックライトユニットBLからのバックライトを選択的に透過することで画像を表示する透過表示機能を備えた透過型である。なお、液晶表示パネルPNLは、透過表示機能に加えて、外光を選択的に反射することで画像を表示する反射表示機能を備えた半透過型であってもよい。
バックライトユニットBLは、第1基板SUB1の背面側に配置されている。このようなバックライトユニットBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したもの等が適用可能であり、詳細な構造については説明を省略する。なお、液晶表示パネルPNLが反射表示機能のみを備えた反射型である場合には、バックライトユニットBLは省略される。
センサSEは、複数の検出電極Rxを備えている。これらの検出電極Rxは、例えば液晶表示パネルPNLの画像を表示する画面側の外面の上方に設けられている。このため、検出電極Rxは、上記外面に接していてもよく、又は上記外面から離れて位置していてもよい。後者の場合、上記外面と検出電極Rxとの間には、絶縁膜等の部材が介在している。本実施形態において、検出電極Rxは上記外面に接している。ここで、上記外面は、第2基板SUB2の第1基板SUB1と対向する面とは反対側の面であり、画像を表示する表示面を含んでいる。また、図示した例では、各検出電極Rxは、概ね第1方向Xに延出し、第1方向Xに交差する第2方向Yに並んでいる。なお、各検出電極Rxは、島状に形成され第1方向X及び第2方向Yにマトリクス状に配置されていてもよい。ここでは、第1方向X及び第2方向Yは、互いに直交しているが、90°以外の角度で交差していてもよい。第3方向Zは、それぞれ第1方向X及び第2方向Yに直交している。
第1駆動部としての駆動ICチップIC1は、液晶表示パネルPNLの第1基板SUB1上に搭載されている。フレキシブル配線基板FPC1は、液晶表示パネルPNLと制御モジュールCMとを接続している。フレキシブル配線基板FPC2は、センサSEの検出電極Rxと制御モジュールCMとを接続している。第2駆動部としての駆動ICチップIC2は、フレキシブル配線基板FPC2上に搭載されている。フレキシブル配線基板FPC3は、バックライトユニットBLと制御モジュールCMとを接続している。ここで、制御モジュールCMをアプリケーションプロセッサと言い換えることができる。
駆動ICチップIC1及び駆動ICチップIC2は、フレキシブル配線基板FPC2等を介して接続されている。例えば、フレキシブル配線基板FPC2が第1基板SUB1上に接続された分岐部FPCBを有している場合、駆動ICチップIC1及び駆動ICチップIC2は、分岐部FPCB及び第1基板SUB1上の配線を介して接続されていてもよい。また、駆動ICチップIC1及び駆動ICチップIC2は、フレキシブル配線基板FPC1及びFPC2を介して接続されていてもよい。
駆動ICチップIC2は、センサSEの駆動時期を知らせるタイミング信号を駆動ICチップIC1に与えることができる。又は、駆動ICチップIC1は、後述する共通電極CEの駆動時期を知らせるタイミング信号を駆動ICチップIC2に与えることができる。又は、制御モジュールCMは、駆動ICチップIC1及びIC2にタイミング信号を与えることができる。上記タイミング信号により、駆動ICチップIC1の駆動と、駆動ICチップIC2の駆動との同期化を図ることができる。
図2は、図1に示した液晶表示装置DSPの基本構成及び等価回路を概略的に示す図である。
図2に示すように、液晶表示装置DSPは、液晶表示パネルPNLなどに加えて、表示領域DAの外側の非表示領域NDAに位置した駆動ICチップIC1、ゲート線駆動回路GDなどを備えている。ゲート線駆動回路GDは、駆動ICチップIC1とともに第1駆動部を構成している。本実施形態において、駆動ICチップIC1は、ソース線駆動回路SD及び共通電極駆動回路CDを備えている。なお、駆動ICチップIC1は、ソース線駆動回路SD及び共通電極駆動回路CDの少なくとも一部を備えていてもよい。その他、第1基板SUB1の非表示領域NDAには、マルチプレクサMUが形成されている。マルチプレクサMUは、ソース線駆動回路SDに接続されている。非表示領域NDAの形状は、表示領域DAを囲む額縁状(矩形枠状)である。
図2に示すように、液晶表示装置DSPは、液晶表示パネルPNLなどに加えて、表示領域DAの外側の非表示領域NDAに位置した駆動ICチップIC1、ゲート線駆動回路GDなどを備えている。ゲート線駆動回路GDは、駆動ICチップIC1とともに第1駆動部を構成している。本実施形態において、駆動ICチップIC1は、ソース線駆動回路SD及び共通電極駆動回路CDを備えている。なお、駆動ICチップIC1は、ソース線駆動回路SD及び共通電極駆動回路CDの少なくとも一部を備えていてもよい。その他、第1基板SUB1の非表示領域NDAには、マルチプレクサMUが形成されている。マルチプレクサMUは、ソース線駆動回路SDに接続されている。非表示領域NDAの形状は、表示領域DAを囲む額縁状(矩形枠状)である。
液晶表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状に設けられている。また、液晶表示パネルPNLは、表示領域DAにおいて、複数本のゲート線G、複数本のソース線S、共通電極CEなどを備えている。
ゲート線Gは、第1方向Xに略直線的に延出し、表示領域DAの外側に引き出され、ゲート線駆動回路GDに接続されている。また、ゲート線Gは、第2方向Yに間隔を置いて並べられている。ソース線Sは、第2方向Yに略直線的に延出し、表示領域DAの外側に引き出され、マルチプレクサMUに接続されている。また、ソース線Sは、第1方向Xに間隔を置いて並べられ、ゲート線Gと交差している。なお、ゲート線G及びソース線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極CEは、表示領域DA内に設けられ、共通電極駆動回路CDに電気的に接続されている。この共通電極CEは、複数の画素PXで共用されている。共通電極CEの詳細については後述する。
図3は、図2に示した画素PXを示す等価回路図である。
図3に示すように、各画素PXは、画素スイッチング素子PSW、画素電極PE、共通電極CE、液晶層LC等を備えている。画素スイッチング素子PSWは、例えば薄膜トランジスタで形成されている。画素スイッチング素子PSWは、ゲート線G及びソース線Sと電気的に接続されている。画素スイッチング素子PSWは、トップゲート型あるいはボトムゲート型のいずれであってもよい。また、画素スイッチング素子PSWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンや酸化物半導体などによって形成されていてもよい。画素電極PEは、画素スイッチング素子PSWに電気的に接続されている。画素電極PEは、共通電極CEと対向している。共通電極CE、絶縁膜及び画素電極PEは、保持容量CSを形成している。
図3に示すように、各画素PXは、画素スイッチング素子PSW、画素電極PE、共通電極CE、液晶層LC等を備えている。画素スイッチング素子PSWは、例えば薄膜トランジスタで形成されている。画素スイッチング素子PSWは、ゲート線G及びソース線Sと電気的に接続されている。画素スイッチング素子PSWは、トップゲート型あるいはボトムゲート型のいずれであってもよい。また、画素スイッチング素子PSWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンや酸化物半導体などによって形成されていてもよい。画素電極PEは、画素スイッチング素子PSWに電気的に接続されている。画素電極PEは、共通電極CEと対向している。共通電極CE、絶縁膜及び画素電極PEは、保持容量CSを形成している。
図4は、液晶表示装置DSPの一部の構造を概略的に示す断面図である。
図4に示すように、液晶表示装置DSPは、上述した液晶表示パネルPNL及びバックライトユニットBLに加えて、第1光学素子OD1及び第2光学素子OD2等も備えている。第1基板SUB1に画素電極PE及び共通電極CEの双方が備えられている。液晶表示パネルPNLは、表示モードとしてFFS(Fringe Field Switching)モードに対応した構成を有している。FFSモードは、主として基板主面に略平行な横電界を利用するモードである。なお、ここでの基板主面とは、第1方向Xと第2方向Yとで規定されるX−Y平面と平行な面である。
図4に示すように、液晶表示装置DSPは、上述した液晶表示パネルPNL及びバックライトユニットBLに加えて、第1光学素子OD1及び第2光学素子OD2等も備えている。第1基板SUB1に画素電極PE及び共通電極CEの双方が備えられている。液晶表示パネルPNLは、表示モードとしてFFS(Fringe Field Switching)モードに対応した構成を有している。FFSモードは、主として基板主面に略平行な横電界を利用するモードである。なお、ここでの基板主面とは、第1方向Xと第2方向Yとで規定されるX−Y平面と平行な面である。
液晶表示パネルPNLは、第1基板SUB1、第2基板SUB2、及び液晶層LCを備えている。第1基板SUB1と第2基板SUB2とは所定の間隙を形成した状態で貼り合わされている。液晶層LCは、第1基板SUB1と第2基板SUB2との間に挟持されている。
第1基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を用いて形成されている。第1基板SUB1は、第1絶縁基板10の第2基板SUB2に対向する側に、ソース線S、共通電極CE、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1などを備えている。
第1絶縁膜11は、第1絶縁基板10の上に形成されている。なお、詳述しないが、本実施形態では、例えばトップゲート構造の画素スイッチング素子が適用されている。このような実施形態では、第1絶縁膜11は、第3方向Zに積層された複数の絶縁層を含んでいる。例えば、第1絶縁膜11は、第1絶縁基板10と画素スイッチング素子の半導体層との間に介在するアンダーコート層、半導体層とゲート電極との間に介在するゲート絶縁層、ゲート電極とソース電極及びドレイン電極を含む複数の電極との間に介在する層間絶縁層などの各種絶縁層を含んでいる。ゲート線は、ゲート電極と同様に、ゲート絶縁層と層間絶縁層との間に配置されている。ソース線Sは、第1絶縁膜11の上に形成されている。また、画素スイッチング素子のソース電極やドレイン電極なども第1絶縁膜11の上に形成されている。図示した例では、ソース線Sは、第2方向Yに延出している。
第2絶縁膜12は、ソース線S及び第1絶縁膜11の上に配置されている。共通電極CEは、第2絶縁膜12の上に形成されている。このような共通電極CEは、インジウム錫酸化物(Indium Tin Oxide:ITO)やインジウム亜鉛酸化物(Indium Zinc Oxide:IZO)などの透明な導電材料によって形成されている。共通電極CEは、複数の分割電極CAを有している。複数の分割電極CAは、第1方向Xに間隔を置いて位置している。本実施形態において、分割電極CA間のスリットは、ソース線Sの真上に位置し、ソース線Sに沿って延在している。画素の開口率の低下を抑制するためである。なお、共通電極CEの詳細な構造については後述する。ソース線Sの中には、第1方向Xにて分割電極CAの間に位置したソース線Sや、第3方向Zに分割電極CAと対向したソース線Sがある。なお、図示した例では、分割電極CAの上に金属層MLが形成され、分割電極CAを低抵抗化しているが、金属層MLは省略してもよい。
第3絶縁膜13は、共通電極CE及び第2絶縁膜12の上に配置されている。画素電極PEは、第3絶縁膜13の上に形成されている。各画素電極PEは、隣り合うソース線Sの間にそれぞれ位置し、共通電極CEと対向している。また、各画素電極PEは、共通電極CEと対向する位置にスリットSLを有している。このような画素電極PEは、導電材料として、ITOやIZOなどの透明な導電材料によって形成されている。第1配向膜AL1は、画素電極PE及び第3絶縁膜13を覆っている。
一方、第2基板SUB2は、ガラス基板や樹脂基板などの光透過性を有する第2絶縁基板20を用いて形成されている。第2基板SUB2は、第2絶縁基板20の第1基板SUB1に対向する側に、ブラックマトリクスBM、カラーフィルタCFR、CFG、CFB、オーバーコート層OC、第2配向膜AL2などを備えている。
ブラックマトリクスBMは、第2絶縁基板20の内面に形成され、各画素を区画している。カラーフィルタCFR、CFG、CFBは、それぞれ第2絶縁基板20の内面に形成され、それらの一部がブラックマトリクスBMに重なっている。カラーフィルタCFRは、赤色画素に配置された赤色フィルタであり、赤色の樹脂材料によって形成されている。カラーフィルタCFGは、緑色画素に配置された緑色フィルタであり、緑色の樹脂材料によって形成されている。カラーフィルタCFBは、青色画素に配置された青色フィルタであり、青色の樹脂材料によって形成されている。
図示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素、及び、青色画素の3個の色画素によって構成された場合に相当する。但し、単位画素は、上記の3個の色画素の組み合わせによるものに限らない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の4個の色画素によって構成されてもよい。この場合、白色フィルタ、透明フィルタ又は薄く着色したフィルタが白色画素に配置されてもよいし、白色画素のフィルタそのものを省略しても良い。オーバーコート層OCは、カラーフィルタCFR、CFG、CFBを覆っている。オーバーコート層OCは、透明な樹脂材料によって形成されている。第2配向膜AL2は、オーバーコート層OCを覆っている。
第2光学素子OD2は、接着層ADによって液晶表示パネルPNLに貼り付けられている。検出電極Rxは、第2絶縁基板20と接着層ADとの間に位置している。検出電極Rxは、第2絶縁基板20の表面(外面ES)の上方に形成されている。この検出電極Rxの詳細な構造については後述する。また、ここでは、簡略化して図示しており、後述するリード線Lの図示を省略している。検出電極Rxは、第3絶縁膜13、第1配向膜AL1、液晶層LC、第2配向膜AL2、オーバーコート層OC、カラーフィルタCFR、CFG、CFB、第2絶縁基板20といった誘電体を介して共通電極CEと対向している。
この実施形態において、検出電極Rxは、導電材料として、例えばITOによって形成された透明導電層TCを有している。検出電極Rxは、IZO、酸化亜鉛(Zinc Oxide:ZnO)などの他の透明な導電材料によって形成された透明導電層を有していてもよい。なお、検出電極Rxは、透明導電層(TC)と、金属線(又は、金属層)との組合せ(集合体)によって形成されていてもよい。検出電極Rxの電気抵抗値を低くすることにより、検出に要する時間を短縮することができるためである。検出電極Rxに金属線や金属層を利用することは、液晶表示パネルPNLの大型化及び高精細化に対して有利になる。
第1光学素子OD1は、第1絶縁基板10とバックライトユニットBLとの間に配置されている。第2光学素子OD2は、検出電極Rxの上方に配置されている。第1光学素子OD1及び第2光学素子OD2は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。第1光学素子OD1に含まれる偏光板の吸収軸は、第2光学素子OD2に含まれる偏光板の吸収軸と互いに略直交している。また、液晶表示装置DSPは入力面ISに指等が接触又は接近した個所の位置情報を検出することができる。本実施形態において、液晶表示装置DSPの入力面ISは第2光学素子OD2の表面である。
但し、入力面ISは、第2光学素子OD2の表面に限定されるものではなく、種々変形可能である。例えば、液晶表示装置DSPの表面に、第1絶縁基板10及び第2絶縁基板20と異なる第3絶縁基板が位置している場合、入力面ISは第3絶縁基板の表面である。第3絶縁基板は、ガラス基板や樹脂基板などの光透過性を有する基板である。第3絶縁基板がガラス基板である場合、第3絶縁基板はカバーガラスとして機能し得る。
次に、本実施形態の液晶表示装置DSPが備える静電容量型のセンサSEについて説明する。図5は、本実施形態におけるセンサSEの構成を概略的に示す平面図である。図5において、上記駆動ICチップIC1の図示を省略しているが、上述したように共通電極駆動回路CDは駆動ICチップIC1に設けられている。
図5に示すように、本実施形態のセンサSEは、第2基板SUB2側の検出電極Rx及びリード線Lを備え、第1基板SUB1側の共通電極CEを利用している。つまり、共通電極CEは、表示用の電極として機能するとともに、センサ駆動電極として機能する。
共通電極CE及び検出電極Rxは、表示領域DAに配置されている。図示した例では、共通電極CEは、表示領域DAにおいて、それぞれ第1方向Xに間隔を置いて並び、第2方向Yに略直線的に延出し、帯状に形成された複数の分割電極CAを備えている。
図5に示すように、本実施形態のセンサSEは、第2基板SUB2側の検出電極Rx及びリード線Lを備え、第1基板SUB1側の共通電極CEを利用している。つまり、共通電極CEは、表示用の電極として機能するとともに、センサ駆動電極として機能する。
共通電極CE及び検出電極Rxは、表示領域DAに配置されている。図示した例では、共通電極CEは、表示領域DAにおいて、それぞれ第1方向Xに間隔を置いて並び、第2方向Yに略直線的に延出し、帯状に形成された複数の分割電極CAを備えている。
非表示領域NDAは、第2基板SUB2の右側の第1領域A1(第2方向Yに延在した帯状の領域)、第2基板SUB2の左側の第2領域A2(第2方向Yに延在した帯状の領域)、第2基板SUB2の下側の第3領域A3(第1方向Xに延在した帯状の領域)、及び第2基板SUB2の上側の第4領域A4(第1方向Xに延在した帯状の領域)を有している。本実施形態において、表示領域DAは矩形状である。
検出電極Rxは、表示領域DAにおいて、それぞれ第2方向Yに間隔を置いて並び、第1方向Xに略直線的に延出している。つまり、ここでは、検出電極Rxは、分割電極CAと交差する方向に延出している。共通電極CE(第2方向Yに延在する複数の分割電極CA)と第1方向Xに延在する複数の検出電極Rxとは、上記の通り、各種誘電体を挟んで対向している。なお、分割電極CAの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。
リード線Lは、非表示領域NDA内にて液晶表示パネルPNLの上記外面ESの上方に設けられている。リード線Lは、検出電極Rxと一対一で電気的に接続されている。リード線Lの各々は、検出電極Rxからのセンサ出力値を出力する。図示した例では、リード線Lは、第2基板SUB2の第1領域A1、又は第2領域A2及び第3領域A3に配置されている。例えば、リード線Lのうち、奇数番目の検出電極Rxに接続されたリード線Lは第2領域A2及び第3領域A3に配置され、また、偶数番目の検出電極Rxに接続されたリード線Lは第1領域A1及び第3領域A3に配置されている。上記のようなリード線Lのレイアウトは、第1領域A1及び第2領域A2の第1方向Xの幅の均一化、及び液晶表示装置DSPの狭額縁化に対応したものである。
液晶表示装置DSPは、さらに、非表示領域NDAに配置された共通電極駆動回路(第1駆動回路)CDを備えている。分割電極CAのそれぞれは、共通電極駆動回路CDに電気的に接続されている。共通電極駆動回路CDは、共通電極CEに対して、画像を表示する表示駆動時にコモン駆動信号を与え、センシングを行うセンシング駆動時にセンサ駆動信号を与える。
フレキシブル配線基板FPC2は、非表示領域NDAにて、液晶表示パネルPNLの上記外面ESの上方に配置されたOLB(Outer Lead Bonding)パッド群に接続されている。OLBパッド群の各パッドは、リード線Lを経由して検出電極Rxに電気的に接続されている。この実施形態において、リード線Lは、導電材料としての金属によって形成されている。リード線Lを、透明な導電材料より電気抵抗値の非常に低い金属材料で形成することにより、リード線Lの幅を小さくすることができる。上記OLBパッド群を第2基板SUB2の第3領域A3の1個所に密集させることができるため、フレキシブル配線基板FPC2の小型化及び低コスト化を図ることができる。
検出回路RCは、例えば、駆動ICチップIC2に内蔵されている。この検出回路RCは、検出電極Rxからのセンサ出力値に基づいて、液晶表示装置DSPの入力面ISへの導体の接触あるいは接近を検出する。さらに、検出回路RCは、導体が接触あるいは接近した個所の位置情報を検出することも可能である。なお、検出回路RCは、制御モジュールCMに備えられていてもよい。
図6は、上記センサSEの一部を含む液晶表示パネルPNLの構造を概略的に示す断面図である。なお、ここでは説明に必要な主要部のみを図示している。
図6に示すように、共通電極CE及び画素電極PEは、第1基板SUB1の第2基板SUB2と対向する内面側に位置している。すなわち、共通電極CEは、第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。画素電極PEは、第3絶縁膜13の上に形成され、共通電極CEと対向している。図示した例では、各分割電極CAの真上には、8画素分の画素電極PEが配置されているが、各分割電極CAの真上に位置する画素電極PEの個数はこの例に限らない。なお、ソース線などの各種配線や第1配向膜の図示は省略している。
図6に示すように、共通電極CE及び画素電極PEは、第1基板SUB1の第2基板SUB2と対向する内面側に位置している。すなわち、共通電極CEは、第2絶縁膜12の上に形成され、第3絶縁膜13によって覆われている。画素電極PEは、第3絶縁膜13の上に形成され、共通電極CEと対向している。図示した例では、各分割電極CAの真上には、8画素分の画素電極PEが配置されているが、各分割電極CAの真上に位置する画素電極PEの個数はこの例に限らない。なお、ソース線などの各種配線や第1配向膜の図示は省略している。
ブラックマトリクスBM、カラーフィルタCFR、CFG、CFB、オーバーコート層OC、及び周辺遮光層LSは、第2基板SUB2の第1基板SUB1と対向する内面側に位置している。すなわち、表示領域DAにおいては、各画素電極PEと対向する位置にカラーフィルタCFR、CFG、CFBが形成されている。ブラックマトリクスBMは、これらのカラーフィルタCFR、CFG、CFBの境界に位置している。周辺遮光層LSは、非表示領域NDA内に設けられ、第2絶縁基板20の内面に形成されている。周辺遮光層LSは、枠状(矩形枠状)に形成されている。周辺遮光層LSは、ブラックマトリクスBMと同様の材料によって形成されている。オーバーコート層OCは、表示領域DA及び非表示領域NDAに亘って延在している。なお、第2配向膜の図示は省略している。なお、リード線Lは、周辺遮光層LSと重なる位置に配置されている。
検出電極Rx及びリード線Lは、第2基板SUB2の第1基板SUB1と対向する側とは反対の表面(外面ES)側に位置している。リード線Lは、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料によって形成されている。なお、表示領域DAに位置する検出電極Rxは、ITOを利用した帯状電極によって形成されている。
次に、上記したFFSモードの液晶表示装置DSPにおいて画像を表示する表示駆動時の動作について説明する。
まず、液晶層LCに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極PEと共通電極CEとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層LCに含まれる液晶分子は、第1配向膜AL1及び第2配向膜AL2の配向規制力によりX−Y平面内において一方向に初期配向している。バックライトユニットBLからのバックライトの一部は、第1光学素子OD1の偏光板を透過し、液晶表示パネルPNLに入射する。液晶表示パネルPNLに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルPNLを通過した際にほとんど変化しない。このため、液晶表示パネルPNLを透過した直線偏光のほとんどが、第2光学素子OD2の偏光板によって吸収される(黒表示)。このようにオフ状態で液晶表示パネルPNLが黒表示となるモードをノーマリーブラックモードという。
まず、液晶層LCに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極PEと共通電極CEとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層LCに含まれる液晶分子は、第1配向膜AL1及び第2配向膜AL2の配向規制力によりX−Y平面内において一方向に初期配向している。バックライトユニットBLからのバックライトの一部は、第1光学素子OD1の偏光板を透過し、液晶表示パネルPNLに入射する。液晶表示パネルPNLに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルPNLを通過した際にほとんど変化しない。このため、液晶表示パネルPNLを透過した直線偏光のほとんどが、第2光学素子OD2の偏光板によって吸収される(黒表示)。このようにオフ状態で液晶表示パネルPNLが黒表示となるモードをノーマリーブラックモードという。
続いて、液晶層LCに電圧が印加されたオン状態について説明する。オン状態は、画素電極PEと共通電極CEとの間に電位差が形成された状態に相当する。つまり、共通電極CEに対しては共通電極駆動回路CDからコモン駆動信号(コモン電圧)が供給される。その一方で、画素電極PEには、コモン電圧に対して電位差を形成するような画像信号(例えば、映像信号)が供給される。これにより、オン状態では、画素電極PEと共通電極CEとの間にフリンジ電界が形成される。
このようなオン状態では、液晶分子は、X−Y平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第1光学素子OD1の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルPNLに入射し、その偏光状態は、液晶層LCを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層LCを通過した少なくとも一部の光は、第2光学素子OD2の偏光板を透過する(白表示)。
次に、上記した液晶表示装置DSPの上記入力面ISへの導体の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。すなわち、共通電極CEに対しては、共通電極駆動回路CDからセンサ駆動信号が与えられる。このような状態で、センサSEが共通電極CEからのセンサ信号を受けることにより、センシングが行われる。
ここで、センシング方法の一例の原理について図7を参照しながら説明する。
図7に示すように、検出電極Rxは、少なくとも表示領域DAに設けられている。分割電極CAと検出電極Rxとの間には、容量Ccが存在する。すなわち、検出電極Rxは分割電極CA(共通電極CE)と静電容量結合する。分割電極CAの各々には、順次、所定の周期でパルス状の書込信号(センサ駆動信号)Vwが供給される。この例では、利用者の指が特定の検出電極Rxと分割電極CAとが交差する位置に近接して存在するものとする。検出電極Rxに近接している利用者の指により、容量Cxが生じる。分割電極CAにパルス状の書込信号Vwが供給されたときに、特定の検出電極Rxからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号(センサ出力値)Vrが得られる。すなわち、表示領域DAにおける利用者の指の位置情報である入力位置情報を検出する際、第1駆動部としての駆動ICチップIC1(共通電極駆動回路CD)は共通電極CE(分割電極CA)に対して書込信号Vwを供給し、共通電極CEとセンサSEとの間にセンサ信号を発生させる。第2駆動部としての駆動ICチップIC2は、センサSEに接続されて上記センサ信号(例えば、検出電極Rxに生じる静電容量)の変化を示す読取信号Vrを読取る。
図7に示すように、検出電極Rxは、少なくとも表示領域DAに設けられている。分割電極CAと検出電極Rxとの間には、容量Ccが存在する。すなわち、検出電極Rxは分割電極CA(共通電極CE)と静電容量結合する。分割電極CAの各々には、順次、所定の周期でパルス状の書込信号(センサ駆動信号)Vwが供給される。この例では、利用者の指が特定の検出電極Rxと分割電極CAとが交差する位置に近接して存在するものとする。検出電極Rxに近接している利用者の指により、容量Cxが生じる。分割電極CAにパルス状の書込信号Vwが供給されたときに、特定の検出電極Rxからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号(センサ出力値)Vrが得られる。すなわち、表示領域DAにおける利用者の指の位置情報である入力位置情報を検出する際、第1駆動部としての駆動ICチップIC1(共通電極駆動回路CD)は共通電極CE(分割電極CA)に対して書込信号Vwを供給し、共通電極CEとセンサSEとの間にセンサ信号を発生させる。第2駆動部としての駆動ICチップIC2は、センサSEに接続されて上記センサ信号(例えば、検出電極Rxに生じる静電容量)の変化を示す読取信号Vrを読取る。
図5に示した検出回路RCでは、書込信号Vwが分割電極CAに供給されるタイミングと、各検出電極Rxからの読取信号Vrと、に基づいて、センサSEのX−Y平面内での指の2次元位置情報を検出することができる。また、上記の容量Cxは、指が検出電極Rxに近い場合と、遠い場合とで異なる。このため、読取信号Vrのレベルも指が検出電極Rxに近い場合と、遠い場合とで異なる。したがって、検出回路RCでは、読取信号Vrのレベルに基づいて、センサSEに対する指の近接度(センサSEの法線方向の距離)を検出することもできる。
図8は、第1基板SUB1の非表示領域NDAの一部を示す拡大平面図であり、マルチプレクサMUの一部を示す回路図である。図8に示すように、マルチプレクサMUは、複数の制御スイッチング素子群CSWGを有している。制御スイッチング素子群CSWGはそれぞれ複数の制御スイッチング素子CSWを有している。この実施形態において、制御スイッチング素子群CSWGはそれぞれ3個の制御スイッチング素子CSWを有している。この実施形態において、マルチプレクサMUは、1/3マルチプレクサである。
マルチプレクサMUは、複数のソース線Sに接続されている。また、マルチプレクサMUは、接続線Wを介してソース線駆動回路SDに接続されている。接続線Wは、ソース線駆動回路SDからマルチプレクサMUに画像信号を出力するための線である。ここでは、接続線Wの本数は、ソース線Sの本数の1/3である。
ソース線駆動回路SDの出力(接続線W)1つ当たり3本のソース線Sを時分割駆動するよう、制御スイッチング素子CSWは、制御信号SELR,SELG,SELBにより、順にオンする。すなわち、制御スイッチング素子CSWは、制御信号SELR,SELG,SELBにより、導通状態(オン)又は非導通状態(オフ)に切替えられる。これら制御信号SELR,SELG,SELBは、駆動ICチップIC1から、図示しない複数の制御線を通して制御スイッチング素子CSWにそれぞれ与えられる。
制御スイッチング素子CSWがオンすることにより、ソース線駆動回路SDからソース線Sへの信号の伝達が許可される。上記信号としては、画像信号の他に、後述する第1プリチャージ信号及び第2プリチャージ信号が挙げられる。一方、制御モジュールCMの制御の下、駆動ICチップIC1は、制御スイッチング素子CSWをオフ(非導通状態)にする制御信号SELR,SELG,SELBを同時に出力することができ、全てのソース線Sを電気的フローティング状態に切替えることができる。これにより、例えば、ソース線Sをハイインピーダンス(Hi-Z)にすることができる。
なお、液晶表示パネルPNLは、上記マルチプレクサMUに替えて、従来から知られている各種のマルチプレクサ(セレクタ回路)を利用することができる。例えば、液晶表示パネルPNLは、1/2マルチプレクサを利用することができる。
また、液晶表示パネルPNLは、上記マルチプレクサ(例えば、マルチプレクサMU)無しに形成されていてもよい。この場合、各ソース線Sは、別の制御スイッチング素子を介してソース線駆動回路SDに接続されていてもよい。上記の別の制御スイッチング素子を全てオフにすることにより、全てのソース線Sを電気的フローティング状態に切替えることができる。
また、液晶表示パネルPNLは、上記マルチプレクサ(例えば、マルチプレクサMU)無しに形成されていてもよい。この場合、各ソース線Sは、別の制御スイッチング素子を介してソース線駆動回路SDに接続されていてもよい。上記の別の制御スイッチング素子を全てオフにすることにより、全てのソース線Sを電気的フローティング状態に切替えることができる。
次に、本実施形態の実施例に係る液晶表示装置及びその駆動方法と、本実施形態の比較例に係る液晶表示装置及びその駆動方法について説明する。上記比較例は、上記実施例と対比するための例である。
(実施例)
まず、上記実施例に係る液晶表示装置及びその駆動方法について説明する。
(実施例)
まず、上記実施例に係る液晶表示装置及びその駆動方法について説明する。
図9は、上記実施例において、任意のF番目の1フレーム期間(Fフレーム期間)における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。図10は、上記実施例において、任意のF+1番目の1フレーム期間(F+1フレーム期間)における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。
図9及び図10に示すように、液晶表示装置の駆動法は、いわゆるカラム反転駆動法である。このため、1フレーム期間内に、奇数列の画素PXの画素電極に与えられる画像信号の極性と、偶数列の画素PXの画素電極に与えられる画像信号の極性とは、異なる。そして、各画素電極に与えられる画像信号の極性は、1フレーム期間毎に反転する。
また、複数の画素PXは、複数のグループに分類されている。図9及び図10に示した例では、上記グループは、第1対象E1のグループから第m対象Emのグループまでのm個のグループである。本実施例において、mは3以上の自然数である。但し、mの数は本実施例に限定されるものではなく、mは2以上の自然数であればよい。
Fフレーム期間及びF+1フレーム期間においても、第1対象E1(奇数番目の対象E)の画素PXの画素電極の極性は1列単位で反転し、同様に、第2対象E2(偶数番目の対象E)の画素PXの画素電極の極性も1列単位で反転している。このため、本実施例の場合、1列単位で極性が反転するブロックと、複数列単位で極性が反転するブロックとが交互に発生することはないため、ブロック単位の表示ムラが視認される事態を回避することができる。
1フレーム期間は、m回の表示期間と、m回のセンシング期間と、を含んでいる。表示期間とセンシング期間とは交互に設定されている。このため、1フレーム期間は、第1対象E1の複数行の画素PXを駆動する1番目(最初)の表示期間、上記1番目の表示期間の後の1番目のセンシング期間、上記1番目のセンシング期間の後の第2対象E2の複数行の画素PXを駆動する2番目の表示期間、上記2番目の表示期間の後の2番目のセンシング期間などを含み、さらに、第m対象Emの複数行の画素PXを駆動するm番目(最終)の表示期間、及び上記m番目の表示期間の後のm番目のセンシング期間を含んでいる。
各対象Eの複数の画素PXは、N行の画素である。本実施例において、上記Nは4である。但し、上記Nは、4に限定されるものではなく、種々変形可能である。画面のサイズ及び解像度にもよるが、消費電力や表示品位を考慮すると、上記Nは、3以上100以下の自然数であると望ましい。上記Nは、3以上20以下の自然数であるとより望ましい。
なお、消費電力と表示品位とはトレードオフの関係にある。
Nが小さいほど高い表示品位を得ることができる。後述するが、ソース線から液晶層に不所望な電界が漏れる期間が短くなり、液晶分子の配向乱れが抑制され、いわゆる縦クロストークなどの表示不良の発生が抑制されるためである。本実施例において、縦クロストークとは、ソース線に沿った筋状の輝度ムラをいう。
一方、Nが大きいほど消費電力を抑制することができる。後述するが、Nが大きいほど、ソース線に与える信号の極性が反転する回数を低減することができるためである。
なお、消費電力と表示品位とはトレードオフの関係にある。
Nが小さいほど高い表示品位を得ることができる。後述するが、ソース線から液晶層に不所望な電界が漏れる期間が短くなり、液晶分子の配向乱れが抑制され、いわゆる縦クロストークなどの表示不良の発生が抑制されるためである。本実施例において、縦クロストークとは、ソース線に沿った筋状の輝度ムラをいう。
一方、Nが大きいほど消費電力を抑制することができる。後述するが、Nが大きいほど、ソース線に与える信号の極性が反転する回数を低減することができるためである。
また、本実施例において、各対象Eの複数の画素PXは、連続するN行の画素PXである。例えば、第1対象E1の画素PXは、1行目から4行目の画素PXであり、第2対象E2の画素PXは、5行目から8行目の画素PXである。但し、各対象Eの複数の画素PXは、本実施例に限定されるものではなく、連続しないN行の画素PXであってもよい。この場合、例えば、第1対象E1の画素PXは、1行目、3行目、5行目及び7行目の画素PXであり、第2対象E2の画素PXは、2行目、4行目、6行目及び8行目の画素PXである。
図11は、本実施例において、任意の第j対象Ej及び第j+1対象Ej+1の任意の6列の画素PXを示す概略的に示す回路図であり、8本のゲート線G、6本のソース線S、複数の画素スイッチング素子PSW、複数個の画素電極PE、2個の分割電極CAを示す図である。ここで、上記jは1以上の自然数であり、上記j+1は上記m以下の自然数である。例えば、j=1である。
図11に示すように、ソース線S(k+1),S(k+2)は分割電極(第1分割電極)CA(h)と対向し、ソース線S(k−3),S(k−2),S(k−1)は分割電極(第2分割電極)CA(h−1)と対向している。ソース線S(k)は、分割電極CA(h)と分割電極CA(h−1)との間のスリットに位置している。第j対象EjのN本のゲート線Gj(N−3),Gj(N−2),Gj(N−1),Gj(N)及び第j+1対象Ej+1のN本のゲート線Gj+1(N−3),Gj+1(N−2),Gj+1(N−1),Gj+1(N)は、ソース線S(k−3)乃至S(k+2)と交差している。
図に示した画素スイッチング素子PSWのうち、k列目の第j対象EjのN個の画素スイッチング素子(第1画素スイッチング素子)PSWは、ソース線(第1ソース線)S(k)にそれぞれ電気的に接続され、第j対象Ejのゲート線Gj(N−3)乃至Gj(N)に一対一で電気的に接続されている。k列目の第j+1対象Ej+1のN個の画素スイッチング素子(第1画素スイッチング素子)PSWは、ソース線S(k)にそれぞれ電気的に接続され、第j+1対象Ej+1のゲート線Gj+1(N−3)乃至Gj+1(N)に一対一で電気的に接続されている。
k−1列目の第j対象EjのN個の画素スイッチング素子(第2画素スイッチング素子)PSWは、ソース線(第2ソース線)S(k−1)にそれぞれ電気的に接続され、第j対象Ejのゲート線Gj(N−3)乃至Gj(N)に一対一で電気的に接続されている。k−1列目の第j+1対象Ej+1のN個の画素スイッチング素子(第2画素スイッチング素子)PSWは、ソース線S(k−1)にそれぞれ電気的に接続され、第j+1対象Ej+1のゲート線Gj+1(N−3)乃至Gj+1(N)に一対一で電気的に接続されている。
図に示した画素電極PEのうち、k列目の第j対象EjのN個の画素電極(第1画素電極)PEは、第j対象Ejの画素スイッチング素子(第1画素スイッチング素子)PSWに一対一で電気的に接続されている。k列目の第j+1対象Ej+1のN個の画素電極(第1画素電極)PEは、第j+1対象Ej+1の画素スイッチング素子(第1画素スイッチング素子)PSWに一対一で電気的に接続されている。
k−1列目の第j対象EjのN個の画素電極(第2画素電極)PEは、第j対象Ejの画素スイッチング素子(第2画素スイッチング素子)PSWに一対一で電気的に接続されている。k−1列目の第j+1対象Ej+1のN個の画素電極(第2画素電極)PEは、第j+1対象Ej+1の画素スイッチング素子(第2画素スイッチング素子)PSWに一対一で電気的に接続されている。
k−1列目の第j対象EjのN個の画素電極(第2画素電極)PEは、第j対象Ejの画素スイッチング素子(第2画素スイッチング素子)PSWに一対一で電気的に接続されている。k−1列目の第j+1対象Ej+1のN個の画素電極(第2画素電極)PEは、第j+1対象Ej+1の画素スイッチング素子(第2画素スイッチング素子)PSWに一対一で電気的に接続されている。
ここで、カラム反転駆動法を利用する際に、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与え、ソース線S(k)に正極性の画像信号Isig(k)を与える場合に、k−1列目の画素PXに生じ得る不具合について説明する。
図12に示すように、ソース線S(k)は、分割電極CAにより電気的に遮蔽されていない。また、k列目の赤色の画素PXの画素電極PEの極性とソース線S(k)の極性とはそれぞれ正極性となるが、k−1列目の青色の画素PXの画素電極PEの極性は負極性となる。これにより、液晶層LCのうちk−1列目の画素PXの画素電極PEと対向した領域に、ソース線S(k)から不所望に電界が漏れ、液晶分子の配向乱れが生じることになる。
そこで、本実施形態においては、次に示すように、液晶分子の配向乱れを抑制するように液晶表示装置を駆動するものである。
図12に示すように、ソース線S(k)は、分割電極CAにより電気的に遮蔽されていない。また、k列目の赤色の画素PXの画素電極PEの極性とソース線S(k)の極性とはそれぞれ正極性となるが、k−1列目の青色の画素PXの画素電極PEの極性は負極性となる。これにより、液晶層LCのうちk−1列目の画素PXの画素電極PEと対向した領域に、ソース線S(k)から不所望に電界が漏れ、液晶分子の配向乱れが生じることになる。
そこで、本実施形態においては、次に示すように、液晶分子の配向乱れを抑制するように液晶表示装置を駆動するものである。
次に、本実施例に係る液晶表示装置の駆動方法について説明する。
本実施例において、大まかに、表示期間の後であってセンシング期間の前に第1プリチャージ期間を設けている。そして、第1プリチャージ期間にソース線Sを駆動し、分割電極CAの間のスリットに位置したソース線Sを、直前の表示期間の極性とは逆の極性にて駆動している。図11を用いると、第j対象Ejのための表示期間にソース線S(k)に正極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与え、直後の第1プリチャージ期間にソース線S(k)に負極性の第1プリチャージ信号Vp1(k)を与え、ソース線S(k−1)に負極性の第1プリチャージ信号Vp1(k−1)を与えている。
本実施例において、大まかに、表示期間の後であってセンシング期間の前に第1プリチャージ期間を設けている。そして、第1プリチャージ期間にソース線Sを駆動し、分割電極CAの間のスリットに位置したソース線Sを、直前の表示期間の極性とは逆の極性にて駆動している。図11を用いると、第j対象Ejのための表示期間にソース線S(k)に正極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与え、直後の第1プリチャージ期間にソース線S(k)に負極性の第1プリチャージ信号Vp1(k)を与え、ソース線S(k−1)に負極性の第1プリチャージ信号Vp1(k−1)を与えている。
これにより、第1プリチャージ期間及びその直後のセンシング期間において、ソース線S(k)と、ソース線S(k)の隣のk−1列目の第j対象Ejの画素電極PEとの電位差の低減を図ることができ、ソース線S(k)からk−1列目の第j対象Ejの画素PXの液晶への不所望な電界の漏れを抑制することができる。
なお、上記電界の漏れを抑制する効果は、分割電極CAの間のスリットに位置したソース線Sに対してのみ、上記のような極性反転駆動を行うことにより、得ることができる。但し、上記のような極性反転駆動は、上記スリットに位置していないソース線Sに対して行ってもよい。本実施例において、上記のような極性反転駆動は、赤色を表示するための画素PXに接続された全てのソース線S(ソース線S(k−3)、ソース線S(k)など)に対して行っている。この場合、共通電極のスリットは、赤色を表示するための画素PXに接続されたソース線Sの何れかに対向していればよい。
また、本実施例において、ソース線S(k)の隣であり上記スリットの隣であるk−1列目の画素PXは、青色を表示するが、これに限定されるものではなく、種々変形可能である。k−1列目の画素PXは赤色、緑色、又は白色を表示するように構成されていてもよく、この場合、k−1列目以外の画素PXが所定の色を表示するように調整されていればよい。但し、k−1列目の画素PXが赤色や緑色を表示するように構成されている場合と比較して、k−1列目の画素PXが青色を表示するように構成されていた方が、上記縦クロストークなどの表示不良の発生が視認され難い点で望ましい。
さらにまた、隣合う一対の分割電極CAの間のスリットに位置しているソース線Sに接続された画素PXは、赤色以外の色を表示するように構成されていてもよい。この場合も、例えば、表示期間にソース線S(k)に与える画像信号Isig(k)の極性と、上記表示期間に続く第1プリチャージ期間にソース線S(k)に与える第1プリチャージ信号Vp1(k)の極性とを反転させればよい。
さらにまた、隣合う一対の分割電極CAの間のスリットに位置しているソース線Sに接続された画素PXは、赤色以外の色を表示するように構成されていてもよい。この場合も、例えば、表示期間にソース線S(k)に与える画像信号Isig(k)の極性と、上記表示期間に続く第1プリチャージ期間にソース線S(k)に与える第1プリチャージ信号Vp1(k)の極性とを反転させればよい。
図13は、本実施例に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、上記Fフレーム期間のうちの一部の期間における、各種の制御信号SG,SEL、画像信号Isig、第1プリチャージ信号Vp1、第2プリチャージ信号Vp2、コモン駆動信号Vcom、書込み信号Vw、及び読取り信号Vrを示す図である。
Fフレーム期間は、表示期間Pd、第1プリチャージ期間Ppr1、センシング期間Ps、及び第2プリチャージ期間Ppr2をそれぞれm回有している。このため、第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)及び第2駆動部(駆動ICチップIC2)は、Fフレーム期間に、表示期間Pdに行われる表示駆動と、第1プリチャージ期間Ppr1に行われる第1プリチャージ駆動と、センシング期間Psに行われるセンシング駆動と、第2プリチャージ期間Ppr2に行われる第2プリチャージ駆動と、をm回繰り返し行う。
Fフレーム期間は、表示期間Pd、第1プリチャージ期間Ppr1、センシング期間Ps、及び第2プリチャージ期間Ppr2をそれぞれm回有している。このため、第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)及び第2駆動部(駆動ICチップIC2)は、Fフレーム期間に、表示期間Pdに行われる表示駆動と、第1プリチャージ期間Ppr1に行われる第1プリチャージ駆動と、センシング期間Psに行われるセンシング駆動と、第2プリチャージ期間Ppr2に行われる第2プリチャージ駆動と、をm回繰り返し行う。
なお、図13には、上記Fフレーム期間のうち、第j対象Ejの表示期間(第1表示期間)Pdjの一部と、表示期間Pdjに続く第1プリチャージ期間Ppr1と、第1プリチャージ期間Ppr1に続くセンシング期間Psと、センシング期間Psに続く第2プリチャージ期間Ppr2と、第2プリチャージ期間Ppr2に続く第j+1対象Ej+1の表示期間(第2表示期間)Pdj+1の一部と、を示している。表示期間Pdjの上記一部は、第j対象EjのN行目の画素PXの駆動期間Pdj(N)である。表示期間Pdj+1の上記一部は、第j+1対象Ej+1のN−3行目の画素PXの駆動期間Pdj+1(N−3)である。このため、ここでは、主に、上記駆動期間Pdj(N)から上記駆動期間Pdj+1(N−3)までの液晶表示装置の駆動方法について説明する。
図13及び図11に示すように、第1プリチャージ期間Ppr1、センシング期間Ps及び第2プリチャージ期間Ppr2は、全てのゲート線Gの駆動を休止するブランキング期間である。センシング期間Psは、全てのゲート線Gの駆動と、全てのソース線Sの駆動と、を休止するブランキング期間である。各センシング期間Psにおいては、1又は複数の分割電極CAをセンシング駆動の対象とすることができる。
まず、表示期間Pdjに、ゲート線駆動回路GDはj対象Ejのゲート線Gj(N−3)乃至Gj(N)に順に制御信号SGj(N−3)乃至SGj(N)を与え、駆動ICチップIC1は制御信号SELR,SELG,SELBによりソース線S(k−3)乃至S(k+2)を含む複数のソース線Sを時分割駆動し、ソース線駆動回路SDは画像信号Isig(k−3)乃至Isig(k+2)を含む複数の画像信号を出力し、共通電極駆動回路CDは分割電極CA(h)及び分割電極CA(h−1)を含む複数の分割電極CAにコモン駆動信号Vcomを与え、液晶表示パネルPNLを駆動する。
これにより、第j対象Ejの画素スイッチング素子PSWは順に非導通状態から導通状態に切替えられ、第j+1対象j+1の画素スイッチング素子PSW(第j対象Ej以外の画素スイッチング素子PSW)は全て非導通状態に維持される。また、第j対象Ejのk−2列目、k列目及びk+2列目の画素電極PEには正極性を有する画像信号Isig(k−2),Isig(k)及びIsig(k+2)が与えられ、第j対象Ejのk−3列目、k−1列目及びk+1列目の画素電極PEには負極性を有する画像信号Isig(k−3),Isig(k−1)及びIsig(k+1)が与えられる。なお、第j対象Ejのk−3列目乃至k+2列目以外の画素電極PEにも、列に対応した極性を有する画像信号Isigがソース線Sなどを通して与えられる。
例えば、表示期間Pdjの最終の駆動期間Pdj(N)に、第j対象EjのN行目でk列目の画素PXの画素電極PEに正極性(第1極性)を有する画像信号(第1画像信号)Isig(k)が与えられ、第j対象EjのN行目でk−1列目の画素PXの画素電極PEに負極性(第2極性)を有する画像信号(第2画像信号)Isig(k−1)が与えられる。なお、同一フレーム期間において、画像信号Isig(k)の極性を第1極性とすると、画像信号Isig(k−1)の極性は第2極性である。第1極性と第2極性とは互いに異なる。
次いで、表示期間Pdjの次の表示期間Pdj+1に、ゲート線駆動回路GDはj+1対象Ej+1のゲート線Gj+1(N−3)乃至Gj+1(N)に順に制御信号SGj+1(N−3)乃至SGj+1(N)を与え、駆動ICチップIC1は制御信号SELR,SELG,SELBによりソース線S(k−3)乃至S(k+2)を含む複数のソース線Sを時分割駆動し、ソース線駆動回路SDは画像信号Isig(k−3)乃至Isig(k+2)を含む複数の画像信号を出力し、共通電極駆動回路CDは分割電極CA(h)及び分割電極CA(h−1)を含む複数の分割電極CAにコモン駆動信号Vcomを与え、液晶表示パネルPNLを駆動する。
これにより、第j+1対象Ej+1の画素スイッチング素子PSWは順に非導通状態から導通状態に切替えられ、第j対象jの画素スイッチング素子PSW(第j+1対象Ej+1以外の画素スイッチング素子PSW)は全て非導通状態に維持される。また、第j+1対象Ej+1のk−2列目、k列目及びk+2列目の画素電極PEには正極性を有する画像信号Isig(k−2),Isig(k)及びIsig(k+2)が与えられ、第j+1対象Ej+1のk−3列目、k−1列目及びk+1列目の画素電極PEには負極性を有する画像信号Isig(k−3),Isig(k−1)及びIsig(k+1)が与えられる。なお、第j+1対象Ej+1のk−3列目乃至k+2列目以外の画素電極PEにも、列に対応した極性を有する画像信号Isigがソース線Sなどを通して与えられる。
例えば、表示期間Pdj+1の最初の駆動期間Pdj+1(N−3)に、第j+1対象Ej+1のN−3行目でk列目の画素PXの画素電極PEに正極性(第1極性)を有する画像信号(第1画像信号)Isig(k)が与えられ、第j+1対象Ej+1のN−3行目でk−1列目の画素PXの画素電極PEに負極性(第2極性)を有する画像信号(第2画像信号)Isig(k−1)が与えられる。
センシング期間Psに、ゲート線G及びソース線Sへの制御信号SG及び画像信号Isigの入力を休止する。これにより、画素スイッチング素子PSWは全て非導通状態に維持される。駆動ICチップIC1は制御信号SELR,SELG,SELBにより上記制御スイッチング素子CSWを非導通状態に維持し、全てのソース線Sをハイインピーダンスにする。
センシング期間Psには、センサSEを駆動する。センサSEを駆動する際、共通電極駆動回路CDは、分割電極CAの少なくとも1個に書込信号(センサ駆動信号)Vwを与える。例えば、共通電極駆動回路CDは、センシング期間Psに、分割電極CA(h)及び分割電極CA(h−1)の少なくとも一方に書込信号Vwを与える。本実施例において、共通電極駆動回路CDは、センシング期間Psに、全ての分割電極CAに書込信号Vwを順に与えている。なお、書込信号Vwは、パルス信号である。例えば、書込信号Vwのローレベルの電位は、コモン駆動信号Vcomの電位と同一である。
駆動ICチップIC2は、センシング期間Psに、検出電極Rxから読取信号Vrを読取る。これにより、読取った読取信号Vrに基づいて、入力位置情報が判断される。
読取信号Vrは、分割電極CAの少なくとも1個と上記検出電極RXとの間に発生したセンサ信号の変化を示す信号である。例えば、読取信号Vrは、分割電極CA(h)及び分割電極CA(h−1)の少なくとも一方と上記検出電極RXとの間に発生したセンサ信号の変化を示す信号である。
読取信号Vrは、分割電極CAの少なくとも1個と上記検出電極RXとの間に発生したセンサ信号の変化を示す信号である。例えば、読取信号Vrは、分割電極CA(h)及び分割電極CA(h−1)の少なくとも一方と上記検出電極RXとの間に発生したセンサ信号の変化を示す信号である。
第1プリチャージ期間Ppr1に、ゲート線Gへの制御信号SGの入力を休止する。これにより、画素スイッチング素子PSWは全て非導通状態に維持される。駆動ICチップIC1は制御信号SELR,SELG,SELBによりソース線S(k−3)乃至S(k+2)を含む複数のソース線Sを時分割駆動し、ソース線駆動回路SDは第1プリチャージ信号Vp1(k−3)乃至Vp1(k+2)を含む複数の第1プリチャージ信号Vp1を出力し、共通電極駆動回路CDは分割電極CA(h)及び分割電極CA(h−1)を含む複数の分割電極CAにコモン駆動信号Vcomを与え、液晶表示パネルPNLを駆動する。
これにより、ソース線S(k−3),S(k−2)及びS(k+2)には正極性を有する第1プリチャージ信号Vp1(k−3),Vp1(k−2)及びVp1(k+2)が与えられ、ソース線S(k−1),S(k)及びS(k+1)には負極性を有する第1プリチャージ信号Vp1(k−1),Vp1(k)及びVp1(k+1)が与えられる。なお、ソース線S(k−3)乃至S(k+2)以外のソース線Sにも、対応した極性を有する第1プリチャージ信号Vp1が与えられる。
画像信号Isig(k−3)乃至Isig(k+2)と、第1プリチャージ信号Vp1(k−3)乃至Vp1(k+2)とに注目すると、画像信号Isig(k−2)の極性と第1プリチャージ信号Vp1(k−2)の極性とは同一であり、画像信号Isig(k−1)の極性と第1プリチャージ信号Vp1(k−1)の極性とは同一であり、画像信号Isig(k+1)の極性と第1プリチャージ信号Vp1(k+1)の極性とは同一であり、画像信号Isig(k+2)の極性と第1プリチャージ信号Vp1(k+2)の極性とは同一である。
一方で、画像信号Isig(k−3)の極性と第1プリチャージ信号Vp1(k−3)の極性とは互いに異なり、画像信号Isig(k)の極性と第1プリチャージ信号Vp1(k)の極性とは互いに異なる。
一方で、画像信号Isig(k−3)の極性と第1プリチャージ信号Vp1(k−3)の極性とは互いに異なり、画像信号Isig(k)の極性と第1プリチャージ信号Vp1(k)の極性とは互いに異なる。
また、同一のソース線Sに対して、表示期間Pdjの最終の駆動期間Pdj(N)に与える画像信号Isigと表示期間Pdj(駆動期間Pdj(N))に続く第1プリチャージ期間Ppr1に与える第1プリチャージ信号Vp1とに注目すると、コモン駆動信号Vcomの電圧値と第1プリチャージ信号Vp1の電圧値との差の絶対値は、コモン駆動信号Vcomの電圧値と画像信号Isigの電圧値との差の絶対値以上である。
第2プリチャージ期間Ppr2に、ゲート線Gへの制御信号SGの入力を休止する。これにより、画素スイッチング素子PSWは全て非導通状態に維持される。駆動ICチップIC1は制御信号SELR,SELG,SELBによりソース線S(k−3)乃至S(k+2)を含む複数のソース線Sを時分割駆動し、ソース線駆動回路SDは第2プリチャージ信号Vp2(k−3)乃至Vp2(k+2)を含む複数の第2プリチャージ信号Vp2を出力し、共通電極駆動回路CDは分割電極CA(h)及び分割電極CA(h−1)を含む複数の分割電極CAにコモン駆動信号Vcomを与え、液晶表示パネルPNLを駆動する。
これにより、ソース線S(k−2),S(k)及びS(k+2)には正極性を有する第2プリチャージ信号Vp2(k−2),Vp2(k)及びVp2(k+2)が与えられ、ソース線S(k−3),S(k−1)及びS(k+1)には負極性を有する第2プリチャージ信号Vp2(k−3),Vp2(k−1)及びVp2(k+1)が与えられる。なお、ソース線S(k−3)乃至S(k+2)以外のソース線Sにも、対応した極性を有する第2プリチャージ信号Vp2が与えられる。
第1プリチャージ信号Vp1(k−3)乃至Vp1(k+2)と、第2プリチャージ信号Vp2(k−3)乃至Vp2(k+2)とに注目すると、第1プリチャージ信号Vp1(k−2)の極性と第2プリチャージ信号Vp2(k−2)の極性とは同一であり、第1プリチャージ信号Vp1(k−1)の極性と第2プリチャージ信号Vp2(k−1)の極性とは同一であり、第1プリチャージ信号Vp1(k+1)の極性と第2プリチャージ信号Vp2(k+1)の極性とは同一であり、第1プリチャージ信号Vp1(k+2)の極性と第2プリチャージ信号Vp2(k+2)の極性とは同一である。
一方で、第1プリチャージ信号Vp1(k−3)の極性と第2プリチャージ信号Vp2(k−3)の極性とは互いに異なり、第1プリチャージ信号Vp1(k)の極性と第2プリチャージ信号Vp2(k)の極性とは互いに異なる。
一方で、第1プリチャージ信号Vp1(k−3)の極性と第2プリチャージ信号Vp2(k−3)の極性とは互いに異なり、第1プリチャージ信号Vp1(k)の極性と第2プリチャージ信号Vp2(k)の極性とは互いに異なる。
また、同一のソース線Sに対して、表示期間Pdjの最終の駆動期間Pdj(N)に与える画像信号Isigと、表示期間Pdj+1の最初の駆動期間Pdj+1(N−3)に与える画像信号Isigと、駆動期間Pdj(N)と駆動期間Pdj+1(N−3)との間の第2プリチャージ期間Ppr2に与える第2プリチャージ信号Vp2と、に注目すると、第2プリチャージ信号Vp2の電圧値は、駆動期間Pdj(N)の画像信号Isigの電圧値及び駆動期間Pdj+1(N−3)の画像信号Isigの電圧値の何れか一方の値である。本実施例において、第2プリチャージ信号Vp2の電圧値は、駆動期間Pdj+1(N−3)の画像信号Isigの電圧値と同一である。
なお、本実施例において、第2プリチャージ期間Ppr2を設けること無しに液晶表示パネルPNLを駆動してもよい。言い換えると、第2プリチャージ駆動を設けること無しに液晶表示パネルPNLを駆動してもよい。この場合、第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)及び第2駆動部(駆動ICチップIC2)は、Fフレーム期間に、表示期間Pdに行われる表示駆動と、第1プリチャージ期間Ppr1に行われる第1プリチャージ駆動と、センシング期間Psに行われるセンシング駆動と、をm回繰り返し行う。
(比較例)
次に、上記比較例に係る液晶表示装置及びその駆動方法について説明する。
図14は、上記比較例において、Fフレーム期間における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。図15は、上記比較例において、F+1フレーム期間における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。
次に、上記比較例に係る液晶表示装置及びその駆動方法について説明する。
図14は、上記比較例において、Fフレーム期間における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。図15は、上記比較例において、F+1フレーム期間における画素PXの一部を示す概略図であり、画素PXが表示する色及び画素PX(画素電極)の極性を示す図である。
図14及び図15に示すように、比較例の液晶表示装置の駆動法は、カラム反転駆動法をベースとしているが、奇数番目の対象Eの赤色の画素PXの画素電極に与えられる画像信号の極性と、偶数番目の対象Eの赤色の画素PXの画素電極に与えられる画像信号の極性とは、異なる。すなわち、赤色の画素PXの画素電極に与えられる画像信号の極性は、対象E毎に反転する。
Fフレーム期間及びF+1フレーム期間においても、第1対象E1(奇数番目の対象E)の画素PXの画素電極の極性は1列単位で反転しているのに対し、第2対象E2(偶数番目の対象E)の画素PXの画素電極の極性は3列単位で反転している。
Fフレーム期間及びF+1フレーム期間においても、第1対象E1(奇数番目の対象E)の画素PXの画素電極の極性は1列単位で反転しているのに対し、第2対象E2(偶数番目の対象E)の画素PXの画素電極の極性は3列単位で反転している。
図16は、本比較例において、任意の第j対象Ej及び第j+1対象Ej+1の任意の6列の画素PXを示す概略的に示す回路図であり、8本のゲート線G、6本のソース線S、複数の画素スイッチング素子PSW、複数個の画素電極PE、2個の分割電極CAを示す図である。
図16に示すように、ソース線Sと分割電極CAとの位置関係や、ゲート線G、ソース線S、画素スイッチング素子PSW、及び画素電極PEの電気的な接続関係に関しては、上記実施例と同様である。
図16に示すように、ソース線Sと分割電極CAとの位置関係や、ゲート線G、ソース線S、画素スイッチング素子PSW、及び画素電極PEの電気的な接続関係に関しては、上記実施例と同様である。
次に、本比較例に係る液晶表示装置の駆動方法について説明する。
本比較例において、上記実施例と比較すると、大まかに、上記実施例の第1及び第2プリチャージ期間の替わりに第3プリチャージ期間を設けている点で相違している。第3プリチャージ期間は、センシング期間の後であって表示期間の前である。そして、第3プリチャージ期間にソース線Sを駆動し、分割電極CAの間のスリットに位置したソース線Sを、直前の表示期間の極性とは逆の極性にて駆動している。図16を用いると、第j対象Ejのための表示期間にソース線S(k)に正極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与え、直後の第3プリチャージ期間にソース線S(k)に負極性の第3プリチャージ信号Vp3(k)を与え、ソース線S(k−1)に負極性の第3プリチャージ信号Vp3(k−1)を与え、直後の第j+1対象Ej+1のための表示期間にソース線S(k)に負極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与えている。
本比較例において、上記実施例と比較すると、大まかに、上記実施例の第1及び第2プリチャージ期間の替わりに第3プリチャージ期間を設けている点で相違している。第3プリチャージ期間は、センシング期間の後であって表示期間の前である。そして、第3プリチャージ期間にソース線Sを駆動し、分割電極CAの間のスリットに位置したソース線Sを、直前の表示期間の極性とは逆の極性にて駆動している。図16を用いると、第j対象Ejのための表示期間にソース線S(k)に正極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与え、直後の第3プリチャージ期間にソース線S(k)に負極性の第3プリチャージ信号Vp3(k)を与え、ソース線S(k−1)に負極性の第3プリチャージ信号Vp3(k−1)を与え、直後の第j+1対象Ej+1のための表示期間にソース線S(k)に負極性の画像信号Isig(k)を与え、ソース線S(k−1)に負極性の画像信号Isig(k−1)を与えている。
ソース線S(k)からk−1列目の画素PXの液晶に対して不所望な電界が漏れる期間が短くなるため、液晶分子の配向乱れを抑制することができる。
本比較例において、上記のような対象Eを単位とした極性反転駆動は、赤色を表示するための画素PXに接続された全てのソース線S(ソース線S(k−3)、ソース線S(k)など)に対して行っている。
本比較例において、上記のような対象Eを単位とした極性反転駆動は、赤色を表示するための画素PXに接続された全てのソース線S(ソース線S(k−3)、ソース線S(k)など)に対して行っている。
図17は、本実施例に係る液晶表示装置の駆動方法を説明するためのタイミングチャートであり、上記Fフレーム期間のうちの一部の期間における、各種の制御信号SG,SEL、画像信号Isig、第3プリチャージ信号Vp3、コモン駆動信号Vcom、書込み信号Vw、及び読取り信号Vrを示す図である。
Fフレーム期間は、表示期間Pd、センシング期間Ps、及び第3プリチャージ期間Ppr3をそれぞれm回有している。このため、第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)及び第2駆動部(駆動ICチップIC2)は、Fフレーム期間に、表示期間Pdに行われる表示駆動と、センシング期間Psに行われるセンシング駆動と、第3プリチャージ期間Ppr3に行われる第3プリチャージ駆動と、をm回繰り返し行う。
Fフレーム期間は、表示期間Pd、センシング期間Ps、及び第3プリチャージ期間Ppr3をそれぞれm回有している。このため、第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)及び第2駆動部(駆動ICチップIC2)は、Fフレーム期間に、表示期間Pdに行われる表示駆動と、センシング期間Psに行われるセンシング駆動と、第3プリチャージ期間Ppr3に行われる第3プリチャージ駆動と、をm回繰り返し行う。
なお、図17には、上記Fフレーム期間のうち、第j対象Ejの表示期間(第1表示期間)Pdjの一部と、表示期間Pdjに続くセンシング期間Psと、センシング期間Psに続く第3プリチャージ期間Ppr3と、第3プリチャージ期間Ppr3に続く第j+1対象Ej+1の表示期間(第2表示期間)Pdj+1の一部と、を示している。ここでは、主に、上記駆動期間Pdj(N)から上記駆動期間Pdj+1(N−3)までの液晶表示装置の駆動方法について説明する。
図17及び図16に示すように、センシング期間Ps及び第3プリチャージ期間Ppr3は、全てのゲート線Gの駆動を休止するブランキング期間である。センシング期間Psは、全てのゲート線Gの駆動と、全てのソース線Sの駆動と、を休止するブランキング期間である。各センシング期間Psにおいては、1又は複数の分割電極CAをセンシング駆動の対象とすることができる。
まず、表示期間Pdjにおける液晶表示パネルPNLの駆動であるが、この駆動に関しては上記実施例と同一である。
次いで、表示期間Pdjの次の表示期間Pdj+1における液晶表示パネルPNLの駆動であるが、上記実施例と比較して、表示期間Pdjの画像信号Isig(k−3)の極性と表示期間Pdj+1の画像信号Isig(k−3)の極性とが互いに異なり、表示期間Pdjの画像信号Isig(k)の極性と表示期間Pdj+1の画像信号Isig(k)の極性とが互いに異なる点で相違している。すなわち、赤色の画素PXのためのソース線Sに与えられる画像信号Isigの極性は、表示期間Pd毎にことなる。
次いで、表示期間Pdjの次の表示期間Pdj+1における液晶表示パネルPNLの駆動であるが、上記実施例と比較して、表示期間Pdjの画像信号Isig(k−3)の極性と表示期間Pdj+1の画像信号Isig(k−3)の極性とが互いに異なり、表示期間Pdjの画像信号Isig(k)の極性と表示期間Pdj+1の画像信号Isig(k)の極性とが互いに異なる点で相違している。すなわち、赤色の画素PXのためのソース線Sに与えられる画像信号Isigの極性は、表示期間Pd毎にことなる。
また、センシング期間Psにおける液晶表示パネルPNLの駆動及びセンサSEの駆動であるが、これらの駆動に関しては上記実施例と概ね同一である。なお、本比較例のセンシング期間Psにおいて、駆動ICチップIC1は制御信号SELR,SELG,SELBにより全ての制御スイッチング素子CSWを非導通状態に維持し、全てのソース線Sをハイインピーダンスにする。又は、駆動ICチップIC1は制御信号SELR,SELG,SELBにより全ての制御スイッチング素子CSWを導通状態に維持し、全てのソース線Sを接地電位(GND)に固定する。
第3プリチャージ期間Ppr3における液晶表示パネルPNLの駆動であるが、この駆動に関しては上記実施例の第1プリチャージ期間Ppr1における液晶表示パネルPNLの駆動と概ね同一である。
また、同一のソース線Sに対して、表示期間Pdjの最終の駆動期間Pdj(N)に与える画像信号Isigと、表示期間Pdj(駆動期間Pdj(N))と表示期間Pdj+1(駆動期間Pdj+1(N−3))との間の第3プリチャージ期間Ppr3与える第3プリチャージ信号Vp3とに注目すると、例えば、コモン駆動信号Vcomの電圧値と画像信号Isigの電圧値との差の絶対値は、コモン駆動信号Vcomの電圧値と第3プリチャージ信号Vp3の電圧値との差の絶対値と同一である。
また、同一のソース線Sに対して、表示期間Pdjの最終の駆動期間Pdj(N)に与える画像信号Isigと、表示期間Pdj(駆動期間Pdj(N))と表示期間Pdj+1(駆動期間Pdj+1(N−3))との間の第3プリチャージ期間Ppr3与える第3プリチャージ信号Vp3とに注目すると、例えば、コモン駆動信号Vcomの電圧値と画像信号Isigの電圧値との差の絶対値は、コモン駆動信号Vcomの電圧値と第3プリチャージ信号Vp3の電圧値との差の絶対値と同一である。
なお、第3プリチャージ期間Ppr3は、例えば、ソース線Sの電位の経時変化を改善するために設けられている。これにより、例えば、駆動期間Pdj+1(N−3)に、ソース線Sに画像信号Isigを書込む時間期間を短縮することができる。
上記のように構成された一実施形態に係る液晶表示装置DSP及びその駆動方法によれば、液晶表示装置DSPは、FFS(Fringe Field Switching)モードに対応した構成を有し、共通電極CEは、ソース線Sに沿って帯状に形成された複数の分割電極CAを有している。液晶表示装置DSPは、カラム反転駆動法を利用し、画素電極PEへの画像信号Isigの書込みは、対象E毎にセンシング駆動などをはさんで行われる。画素PXの開口率の低下を抑制するため、一部のソース線Sは分割電極CAの間に位置している。
Fフレーム期間は、表示期間Pdjと、第1プリチャージ期間Ppr1と、センシング期間Psと、表示期間Pdj+1と、を有している。第1駆動部(駆動ICチップIC1及びゲート線駆動回路GD)は、ソース線S(k)に対して、表示期間Pdjに正極性を有する画像信号Isig(k)を与え、第1プリチャージ期間Ppr1に負極性を有する第1プリチャージ信号Vp1(k)を与え、表示期間Pdj+1に正極性を有する画像信号Isig(k)を与えている。
ソース線S(k)からk−1列目の第j対象Ejの画素PXの液晶への不所望な電界の漏れを抑制することができる。液晶分子の配向乱れを抑制することができ、縦クロストークなどの表示不良の発生を抑制することができる。
また、全ての対象Eにおいて、画素PX(画素電極PE)の極性は、1列単位で反転している。1列単位で極性が反転するブロックと、複数列単位で極性が反転するブロックとが交互に発生することはないため、ブロック単位の表示ムラが視認される事態を回避することができる。
また、上記実施例における各ソース線Sの極性を反転する回数は、上記比較例における各ソース線Sの極性を反転する回数より多くなるが、上記実施例において、上記Nは3以上である。このため、上記実施例では、上記Nが2以下である場合に比べて消費電力の低減を図ることができる。さらに、上記実施例では、いわゆるドット反転駆動法を利用する場合に比べて消費電力の低減を図ることができる。ここで、ドット反転駆動法を利用した場合、正極性の画素PX(画素電極PE)と負極性の画素PX(画素電極PE)とは市松状に形成され、各画素PX(画素電極PE)の極性は1フレーム期間毎に反転する。
また、同一のソース線Sに対して、駆動期間Pdj(N)に与える画像信号Isigと駆動期間Pdj(N)に続く第1プリチャージ期間Ppr1に与える第1プリチャージ信号Vp1とに注目すると、コモン駆動信号Vcomの電圧値と第1プリチャージ信号Vp1の電圧値との差の絶対値は、コモン駆動信号Vcomの電圧値と画像信号Isigの電圧値との差の絶対値以上であると望ましい。これにより、上記縦クロストークなどの表示不良の発生を一層抑制することができる。
Fフレーム期間は、第2プリチャージ期間Ppr2をさらに有している。これにより、例えば、ソース線Sの電位の経時変化を改善することができる。又は、駆動期間Pdj+1(N−3)に、ソース線Sに画像信号Isigを書込む時間期間を短縮することができる。
また、同一のソース線Sに対して、駆動期間Pdj(N)に与える画像信号Isigと、駆動期間Pdj+1(N−3)に与える画像信号Isigと、第2プリチャージ期間Ppr2に与える第2プリチャージ信号Vp2と、に注目すると、第2プリチャージ信号Vp2の電圧値は、駆動期間Pdj(N)の画像信号Isigの電圧値及び駆動期間Pdj+1(N−3)の画像信号Isigの電圧値の何れか一方の値であると望ましい。これにより、第2プリチャージ信号Vp2を容易に生成することができる。
センシング期間Psに、全ての制御スイッチング素子CSWが非導通状態に維持されている。ソース線Sを電気的フローティング状態に固定することにより、ソース線Sの電位の経時変化を低減することができる。
その他、センシング期間Psにソース線Sを電気的フローティング状態に固定することにより、共通電極CEとソース線Sの間に不所望に形成される寄生容量(浮遊容量)を低減することができる。すなわち、共通電極CEの抵抗を低減することができ、例えば、共通電極CEへの書込信号Vwの高速書込みが可能となる。このため、センサSEによるセンシングの速度の向上を図ることができる。又は、センサSEによるセンシングの精度の向上を図ることができる。
その他、センシング期間Psにソース線Sを電気的フローティング状態に固定することにより、共通電極CEとソース線Sの間に不所望に形成される寄生容量(浮遊容量)を低減することができる。すなわち、共通電極CEの抵抗を低減することができ、例えば、共通電極CEへの書込信号Vwの高速書込みが可能となる。このため、センサSEによるセンシングの速度の向上を図ることができる。又は、センサSEによるセンシングの精度の向上を図ることができる。
上記のことから、表示品位に優れた液晶表示装置DSP及び液晶表示装置DSPの駆動方法を得ることができる。又は、低消費電力化を図ることのできる液晶表示装置DSP及び液晶表示装置DSPの駆動方法を得ることができる。
本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述した第1駆動部は、上記駆動ICチップIC1及びゲート線駆動回路GDに限定されるものではなく、種々変形可能であり、分割電極CAにコモン駆動信号Vcom及び書込み信号Vwを与えたり、ソース線Sに画像信号Isig,第1プリチャージ信号Vp1及び第2プリチャージ信号Vp2を与えたり、ゲート線Gに制御信号SGを与えたり、できればよい。
上述した第2駆動部は、上記駆動ICチップIC2に限定されるものではなく、種々変形可能であり、検出電極Rxから読取信号Vrを読み取る駆動部であればよい。
上述した第2駆動部は、上記駆動ICチップIC2に限定されるものではなく、種々変形可能であり、検出電極Rxから読取信号Vrを読み取る駆動部であればよい。
上記リード線L及び検出電極Rxは、第2絶縁基板20の内面側(第2絶縁基板20の第1基板SUB1に対向する面側)に設けられていてもよい。又は、上記リード線L及び検出電極Rxは、第1絶縁基板10の内面(第2基板SUB2に対向する面)の上方に設けられていてもよい。すなわち、これらリード線L及び検出電極Rxは、液晶表示パネルPNL及びこの液晶表示パネルPNLを覆うカバーを含めた層状構成のいずれかの層に設けられていればよい。
上記リード線L、検出電極Rx等が第1絶縁基板10と第2絶縁基板20との間に位置している場合、駆動ICチップIC1及び駆動ICチップIC2は、一体に形成されていてもよい。すなわち、駆動ICチップIC1及び駆動ICチップIC2は、単一の駆動ICチップ(駆動部)に集約されていてもよい。この場合、上記単一の駆動ICチップは、液晶表示パネルPNL及び制御モジュールCMに接続される。さらに、上記単一の駆動ICチップは、液晶表示パネルPNLに形成された配線や電極を介してセンサSE(リード線L)に接続される。
上記リード線L、検出電極Rx等が第1絶縁基板10と第2絶縁基板20との間に位置している場合、駆動ICチップIC1及び駆動ICチップIC2は、一体に形成されていてもよい。すなわち、駆動ICチップIC1及び駆動ICチップIC2は、単一の駆動ICチップ(駆動部)に集約されていてもよい。この場合、上記単一の駆動ICチップは、液晶表示パネルPNL及び制御モジュールCMに接続される。さらに、上記単一の駆動ICチップは、液晶表示パネルPNLに形成された配線や電極を介してセンサSE(リード線L)に接続される。
上述した実施形態では、液晶表示装置DSP及びその駆動方法を例示的に開示した。しかし、上述した実施形態は、各種の液晶表示装置及びその駆動方法に適用可能である。また、上述した実施形態は、中小型の液晶表示装置から大型の液晶表示装置まで、特に限定することなく適用が可能であることは言うまでもない。
DSP…液晶表示装置、PNL…液晶表示パネル、SUB1…第1基板、10…第1絶縁基板、PX…画素、G…ゲート線、S…ソース線、CE…共通電極、CA…分割電極、PSW…画素スイッチング素子、CSW…制御スイッチング素子、PE…画素電極、SUB2…第2基板、20…第2絶縁基板、LC…液晶層、SE…センサ、Rx…検出電極、IC1,IC2…駆動ICチップ、GD…ゲート線駆動回路、SD…ソース線駆動回路、CD…共通電極駆動回路、Pd…表示期間、Ppr1…第1プリチャージ期間、Ps…センシング期間、Ppr2…第2プリチャージ期間、Isig…画像信号、Vcom…コモン駆動信号、Vp1…第1プリチャージ信号、Vp2…第2プリチャージ信号、SG,SEL…制御信号、Vw…書込信号(センサ駆動信号)、Vr…読取信号、E…対象。
Claims (9)
- 互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、
前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板との間に挟持された液晶層と、
前記第1分割電極、前記第2分割電極及び前記第1ソース線に電気的に接続された第1駆動部と、を備え、
1フレーム期間は、第1表示期間と、前記第1表示期間の次の第2表示期間と、前記第1表示期間と前記第2表示期間との間のセンシング期間と、前記第1表示期間と前記センシング期間との間の第1プリチャージ期間と、を有し、
前記第1駆動部は、
前記第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
前記第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
前記センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
前記第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与える、液晶表示装置。 - 前記第1基板は、前記第1ソース線と交差し前記第1駆動部に電気的に接続された第1対象のN本のゲート線と、前記第1ソース線と交差し前記第1駆動部に電気的に接続された第2対象のN本のゲート線と、前記第1ソース線にそれぞれ電気的に接続され前記第1対象の前記ゲート線に一対一で電気的に接続された前記第1対象のN個の第1画素スイッチング素子と、前記第1ソース線にそれぞれ電気的に接続され前記第2対象の前記ゲート線に一対一で電気的に接続された前記第2対象のN個の第1画素スイッチング素子と、前記第1対象の前記第1画素スイッチング素子に一対一で電気的に接続された前記第1対象のN個の第1画素電極と、前記第2対象の前記第1画素スイッチング素子に一対一で電気的に接続された前記第2対象のN個の第1画素電極と、をさらに有し、
前記Nは、3以上100以下の自然数であり、
前記第1駆動部は、
前記第1表示期間に、前記第1対象の前記ゲート線に順に制御信号をさらに与え、前記第1対象の前記第1画素スイッチング素子を順に非導通状態から導通状態に切替え、前記第2対象の前記第1画素スイッチング素子を全て非導通状態に維持し、
前記第1プリチャージ期間に、前記第1画素スイッチング素子を全て非導通状態に維持し、
前記センシング期間に、前記第1画素スイッチング素子を全て非導通状態に維持し、
前記第2表示期間に、前記第2対象の前記ゲート線に順に前記制御信号をさらに与え、前記第2対象の前記第1画素スイッチング素子を順に非導通状態から導通状態に切替え、前記第1対象の前記第1画素スイッチング素子を全て非導通状態に維持する、請求項1に記載の液晶表示装置。 - 前記コモン駆動信号の電圧値と前記第1プリチャージ信号の電圧値との差の絶対値は、前記コモン駆動信号の電圧値と前記第1表示期間の最終の前記第1画像信号の電圧値との差の絶対値以上である、請求項1に記載の液晶表示装置。
- 前記1フレーム期間は、前記センシング期間と前記第2表示期間との間の第2プリチャージ期間をさらに有し、
前記第1駆動部は、
前記第2プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に第2プリチャージ信号を与え、
前記第2プリチャージ信号の電圧値は、前記第1表示期間の最終の前記第1画像信号の電圧値及び前記第2表示期間の最初の前記第1画像信号の電圧値の何れか一方の値である、請求項1に記載の液晶表示装置。 - 前記第1基板は、前記第1ソース線に間隔を置いて並び前記第2分割電極と対向し前記第1駆動部に電気的に接続された第2ソース線をさらに有し、
前記第1駆動部は、
前記第1表示期間に、前記第2ソース線に前記第2極性を有する第2画像信号をさらに与え、
前記第1プリチャージ期間に、前記第2ソース線に前記第2極性を有する前記第1プリチャージ信号をさらに与え、
前記第2表示期間に、前記第2ソース線に前記第2極性を有する前記第2画像信号を与える、請求項1に記載の液晶表示装置。 - 前記第1基板は、前記第1ソース線及び前記第2ソース線と交差し前記第1駆動部に電気的に接続された第1対象のN本のゲート線と、前記第1ソース線及び前記第2ソース線と交差し前記第1駆動部に電気的に接続された第2対象のN本のゲート線と、前記第1ソース線にそれぞれ電気的に接続され前記第1対象の前記ゲート線に一対一で電気的に接続された前記第1対象のN個の第1画素スイッチング素子と、前記第1ソース線にそれぞれ電気的に接続され前記第2対象の前記ゲート線に一対一で電気的に接続された前記第2対象のN個の第1画素スイッチング素子と、前記第2ソース線にそれぞれ電気的に接続され前記第1対象の前記ゲート線に一対一で電気的に接続された前記第1対象のN個の第2画素スイッチング素子と、前記第2ソース線にそれぞれ電気的に接続され前記第2対象の前記ゲート線に一対一で電気的に接続された前記第2対象のN個の第2画素スイッチング素子と、前記第1対象の前記第1画素スイッチング素子に一対一で電気的に接続された前記第1対象のN個の第1画素電極と、前記第2対象の前記第1画素スイッチング素子に一対一で電気的に接続された前記第2対象のN個の第1画素電極と、前記第1対象の前記第2画素スイッチング素子に一対一で電気的に接続された前記第1対象のN個の第2画素電極と、前記第2対象の前記第2画素スイッチング素子に一対一で電気的に接続された前記第2対象のN個の第2画素電極と、をさらに有し、
前記Nは、3以上100以下の自然数であり、
前記第1駆動部は、
前記第1表示期間に、前記第1対象の前記ゲート線に順に制御信号をさらに与え、前記第1対象の前記第1画素スイッチング素子及び前記第2画素スイッチング素子を順に非導通状態から導通状態に切替え、前記第2対象の前記第1画素スイッチング素子及び前記第2画素スイッチング素子を全て非導通状態に維持し、
前記第1プリチャージ期間に、前記第1画素スイッチング素子及び前記第2画素スイッチング素子を全て非導通状態に維持し、
前記センシング期間に、前記第1画素スイッチング素子及び前記第2画素スイッチング素子を全て非導通状態に維持し、
前記第2表示期間に、前記第2対象の前記ゲート線に順に前記制御信号をさらに与え、前記第2対象の前記第1画素スイッチング素子及び前記第2画素スイッチング素子を順に非導通状態から導通状態に切替え、前記第1対象の前記第1画素スイッチング素子及び前記第2画素スイッチング素子を全て非導通状態に維持する、請求項5に記載の液晶表示装置。 - 前記第1ソース線と前記第1駆動部との間に接続された制御スイッチング素子をさらに備え、
前記第1駆動部は、
前記センシング期間に、前記制御スイッチング素子を非導通状態に維持する、請求項1に記載の液晶表示装置。 - 検出電極と、
前記検出電極に電気的に接続された第2駆動部と、をさらに備え、
前記第2駆動部は、
前記センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方と前記検出電極との間に発生したセンサ信号の変化を示す読取り信号を前記検出電極から読取る、請求項1に記載の液晶表示装置。 - 互いに間隔を置いて位置した第1分割電極及び第2分割電極を含む共通電極と、前記第1分割電極と前記第2分割電極との間に位置した第1ソース線と、を有する第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に挟持された液晶層と、を備えた液晶表示装置の駆動方法において、
第1表示期間に、前記第1分割電極と前記第2分割電極とにコモン駆動信号を与え、前記第1ソース線に第1極性を有する第1画像信号を与え、
第1プリチャージ期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性と異なる第2極性を有する第1プリチャージ信号を与え、
センシング期間に、前記第1分割電極及び前記第2分割電極の少なくとも一方にセンサ駆動信号を与え、
第2表示期間に、前記第1分割電極と前記第2分割電極とに前記コモン駆動信号を与え、前記第1ソース線に前記第1極性を有する前記第1画像信号を与え、
1フレーム期間は、前記第1表示期間と、前記第1表示期間の次の前記第2表示期間と、前記第1表示期間と前記第2表示期間との間の前記センシング期間と、前記第1表示期間と前記センシング期間との間の前記第1プリチャージ期間と、を有する、液晶表示装置の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085189A JP2016206302A (ja) | 2015-04-17 | 2015-04-17 | 液晶表示装置及びその駆動方法 |
US15/086,852 US9916798B2 (en) | 2015-04-17 | 2016-03-31 | Liquid crystal display device and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015085189A JP2016206302A (ja) | 2015-04-17 | 2015-04-17 | 液晶表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016206302A true JP2016206302A (ja) | 2016-12-08 |
Family
ID=57128921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015085189A Pending JP2016206302A (ja) | 2015-04-17 | 2015-04-17 | 液晶表示装置及びその駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9916798B2 (ja) |
JP (1) | JP2016206302A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767185A (zh) * | 2018-07-23 | 2020-02-07 | 精工爱普生株式会社 | 液晶装置和电子设备 |
US10984744B2 (en) | 2018-09-28 | 2021-04-20 | Sharp Kabushiki Kaisha | Display device including a driver circuit outputting a pulse signal to scanning signal lines and method of driving the display device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10089513B2 (en) * | 2016-05-30 | 2018-10-02 | Kyocera Corporation | Wiring board for fingerprint sensor |
KR20180027692A (ko) * | 2016-09-06 | 2018-03-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102575448B1 (ko) * | 2019-08-30 | 2023-09-05 | 엘지디스플레이 주식회사 | 터치표시장치 및 그 구동방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05323365A (ja) * | 1992-05-19 | 1993-12-07 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
JP5306762B2 (ja) * | 2008-10-08 | 2013-10-02 | 株式会社ジャパンディスプレイウェスト | 電気光学装置及び電子機器 |
JP5455126B2 (ja) | 2010-04-28 | 2014-03-26 | 株式会社ジャパンディスプレイ | タッチ検出機能付き表示装置、駆動方法、および電子機器 |
JP2012047807A (ja) | 2010-08-24 | 2012-03-08 | Sony Corp | 表示装置および電子機器 |
TWI554931B (zh) * | 2014-03-18 | 2016-10-21 | Japan Display Inc | A display device with a sensor |
JP2015206985A (ja) | 2014-04-23 | 2015-11-19 | 株式会社ジャパンディスプレイ | 表示装置及び電子機器 |
JP6383573B2 (ja) | 2014-06-05 | 2018-08-29 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2016024292A (ja) * | 2014-07-18 | 2016-02-08 | 株式会社ジャパンディスプレイ | センサ付き表示装置 |
-
2015
- 2015-04-17 JP JP2015085189A patent/JP2016206302A/ja active Pending
-
2016
- 2016-03-31 US US15/086,852 patent/US9916798B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767185A (zh) * | 2018-07-23 | 2020-02-07 | 精工爱普生株式会社 | 液晶装置和电子设备 |
CN110767185B (zh) * | 2018-07-23 | 2021-07-27 | 精工爱普生株式会社 | 液晶装置和电子设备 |
US10984744B2 (en) | 2018-09-28 | 2021-04-20 | Sharp Kabushiki Kaisha | Display device including a driver circuit outputting a pulse signal to scanning signal lines and method of driving the display device |
Also Published As
Publication number | Publication date |
---|---|
US9916798B2 (en) | 2018-03-13 |
US20160307526A1 (en) | 2016-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9952701B2 (en) | Sensor-equipped display device | |
US10599240B2 (en) | Sensor-equipped display device | |
JP6335112B2 (ja) | センサ付き表示装置及びセンサ装置 | |
US10802639B2 (en) | Sensor-equipped display device and sensor device | |
US10534465B2 (en) | Display device | |
JP6441168B2 (ja) | センサ付き表示装置 | |
JP6117138B2 (ja) | センサ付き表示装置 | |
JP2015215884A (ja) | センサ付き表示装置 | |
CN107015713B (zh) | 显示装置 | |
US9916798B2 (en) | Liquid crystal display device and method of driving the same | |
JP2017009654A (ja) | 表示装置 | |
JP2019184765A (ja) | 位置入力機能付き表示装置 | |
JP2017059147A (ja) | センサ付き表示装置及びセンサ装置 | |
JP2015176538A (ja) | センサ付き表示装置 | |
WO2012063788A1 (ja) | 表示装置 | |
JP2013152680A (ja) | 表示装置及び表示パネル | |
WO2021070679A1 (ja) | 表示装置および時計 | |
JP6446492B2 (ja) | センサ付き表示装置、表示装置用の駆動回路、及び、表示装置の駆動方法 | |
WO2012063787A1 (ja) | 表示装置 |