KR100508033B1 - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR100508033B1 KR100508033B1 KR1019980005730A KR19980005730A KR100508033B1 KR 100508033 B1 KR100508033 B1 KR 100508033B1 KR 1019980005730 A KR1019980005730 A KR 1019980005730A KR 19980005730 A KR19980005730 A KR 19980005730A KR 100508033 B1 KR100508033 B1 KR 100508033B1
- Authority
- KR
- South Korea
- Prior art keywords
- line pad
- substrate
- pad portion
- gate line
- contact point
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
Abstract
액정 표시 장치에 있어서, 공통 전극에 전압을 전달하는 접촉점을 활성 영역의 네 귀퉁이에 네 개 형성하고, 게이트선 말단 쪽의 두 접촉점을 전기적으로 연결하고, 연결되어 있는 두 접촉점 중의 한 개와 나머지 두 개의 접촉점을 따로따로 공통 전극 전압 발생기에 연결하여 각각 다른 전압을 인가할 수 있도록 하였다. 여기서, 접촉점은 은으로 형성할 수 있으며, 접촉점에 인가되는 전압은 서로 연결되어 있는 두 접촉점에서 가장 높고, 게이트선 패드부와 데이터선 패드부 양쪽 모두에 가까이 위치하고 있는 접촉점에서 가장 낮게 되도록 인가한다.
Description
이 발명은 액정 표시 장치에 관한 것으로서 더 자세하게는 기판상의 위치에 따라 일정량씩 변화된 공통 전극 전압을 인가할 수 있는 액정 표시 장치에 관한 것이다.
이제, 도면을 참조하여 종래의 액정 표시 장치에 대하여 설명한다.
도 1은 종래의 액정 표시 장치의 박막 트랜지스터 기판의 배치도이다.
도 1을 보면, 박막 트랜지스터 기판(1)의 상측에는 PCB(printed circuit board) 기판(7)과 연결되어 있는 데이터선 구동 회로(8)가 화상 신호를 전달하는 데이터선의 패드부(도시하지 않음)에 연결되어 있고, 기판(1)의 좌측에는 PCB 기판(7)에 연결되어 있는 게이트선 구동 회로(9)가 주사 신호를 전달하는 게이트선의 패드부(도시하지 않음)에 연결되어 있다. 기판(1)의 중앙에 화상 신호를 표시하는 다수의 화소로 이루어진 활성 영역(2)이 있고, 활성 영역(2) 둘레로 접촉점(3)이 일정한 간격으로 배치되어 있고, 접촉점(3)들은 접촉점 연결선(4)에 의해 모두 연결되어 있다. 접촉점 연결선(4)은 다시 도선(6)을 통해 공통 전극 전압 발생기(5)에 연결되어 있다. 이러한 박막 트랜지스터 기판(1)과 공통 전극이 형성되어 있는 상부 기판(도시하지 않음)을 결합하면, 접촉점(3)들은 공통 전극에 접촉하여 공통 전극 전압 발생기(5)로부터 인가되는 공통 전극 전압을 상판의 공통 전극에 전달한다.
이러한 구조에서는 모든 접촉점(3)들이 하나로 연결되어 있으므로 공통 전극에는 항상 전면에 걸쳐 일정한 전압이 걸리게 된다.
그런데 박막 트랜지스터 기판에 형성되어 있는 게이트선은 저항 성분과 정전 용량 성분을 가지며, 따라서 게이트선에 구형파(矩形波)로 인가되는 게이트 신호가 도 2에 나타낸 것처럼 왜곡된다. 게이트 신호의 왜곡은 게이트 신호 입력단인 기판(1)의 좌측에서 게이트선 말단인 기판(1)의 우측으로 갈수록 커지는데, 그 이유는 게이트선 말단으로 갈수록 신호가 거치는 저항 성분과 정전 용량 성분이 많아지기 때문이다. 게이트 신호의 왜곡이 점점 커지게 되면, 화소 전극에서의 킥백(kick back) 전압은 점점 감소하게 된다. 여기서, 킥백 전압의 변화는 화소 전극 전압의 변화를 의미하는 것이므로, 화소 전극과 전면에 걸쳐 동일한 전압이 인가되는 공통 전극 사이의 전압차는 위치에 따라 다른 값을 나타낸다. 따라서, 종래의 공통 전극 전압 인가 방식에서는 공통 전극 전압을 변화시켜 화면 한쪽의 깜박거림(flicker)을 제거하면 다른쪽에서 깜박거림이 발생하게 되어, 화면 전체의 깜박거림을 제거할 수는 없다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치 화면의 깜박거림을 제거하는 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 공통 전극에 전압을 전달하는 접촉점을 활성 영역의 네 귀퉁이에 네 개 형성하고, 게이트선 말단 쪽의 두 접촉점을 전기적으로 연결하고, 연결되어 있는 두 접촉점 중의 한 개와 나머지 두 개의 접촉점을 따로따로 공통 전극 전압 발생기에 연결하여 각각 다른 전압을 인가할 수 있도록 하였다. 여기서, 접촉점은 은으로 형성할 수 있으며, 접촉점에 인가되는 전압은 연결되어 있는 두 접촉점에서 가장 높고, 게이트선 패드부와 데이터선 패드부 양쪽 모두에 가까이 위치하고 있는 접촉점에서 가장 낮게 되도록 인가한다.
이제 첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
도 3을 보면, 박막 트랜지스터 기판(10)의 상측에는 PCB(printed circuit board) 기판(70)과 연결되어 있는 데이터선 구동 회로(80)가 화상 신호를 전달하는 데이터선의 패드부(도시하지 않음)에 연결되어 있고, 기판(10)의 좌측에는 PCB 기판(70)에 연결되어 있는 게이트선 구동 회로(90)가 주사 신호를 전달하는 게이트선의 패드부(도시하지 않음)에 연결되어 있다. 기판(10)의 중앙에 화상 신호를 표시하는 다수의 화소로 이루어진 활성 영역(20)이 있고, 활성 영역(20)의 네 귀퉁이에 인접하여 네 개의 공통 전극 접촉점(31, 32, 33, 34)이 분포되어 있다. 접촉점(31, 32, 33, 34)은 구형이며, 은(Ag) 등의 전기 전도성이 좋은 물질로 이루어져 있고, 기판(10) 우측의 두 접촉점(33, 34)은 단락선(40)에 의하여 서로 전기적으로 연결되어 있다. 기판(10)의 좌측 상부의 접촉점(31), 좌측 하부의 접촉점(32) 및 우측 상부의 접촉점(33)은 도선(61, 62, 63)을 통해 공통 전극 전압 발생기(50)에 따로따로 연결되어 있다. 이 도선(61, 62, 63)들은 게이트선 구동 회로(90)와 데이터선 구동 회로(80)에 여유분으로 마련되어 있는 핀(dummy pin)(도시하지 않음)을 통해 접촉점(31, 32, 33)과 연결된다. 공통 전극 전압 발생기(50)는 각 도선(61, 62, 63)에 각각 다른 전압을 인가할 수 있다. 이러한 박막 트랜지스터 기판(10)과 공통 전극이 형성되어 있는 상부 기판(도시하지 않음)을 결합하면, 접촉점(31, 32, 33, 34)들은 공통 전극에 접촉하여 공통 전극 전압 발생기(50)로부터 인가되는 공통 전극 전압을 공통 전극에 전달한다.
공통 전극 전압 발생기(50)로부터 인가되는 전압은 좌측 상부의 접촉점(31)이 가장 낮고, 좌측 하부의 접촉점(32)이 그 다음으로 낮으며, 우측의 두 접촉점(33, 34)이 가장 높게 되도록 조정한다. 여기서, ITO(indium tin oxide)로 형성되는 공통 전극은 무시해서는 안될 정도의 저항을 가진다. 따라서, 일체로 형성되어 있는 공통 전극의 각 지점에 서로 다른 전압이 인가되면, 전방이 높은 지점에서 낮은 지점을 향해 오옴(ohm)의 법칙에 따른 전류가 흐르면서 전압 강하가 일어나고, 결국 공통 전극 전압은 높은 지점에서 낮은 지점에 걸쳐 일정한 기울기를 가지고 변화하게 된다.
공통 전극 전압을 이렇게 차등으로 인가하는 이유를 설명한다.
먼저, 도 4를 참고로 하여 킥백 전압이 화면 깜박거림을 유발하는 이유를 설명한다.
데이터선 전압(Vid)이 VdL에서 VdH로 높아지고, 이어서 게이트 전압(Vgp)이 VgL에서 VgH로 높아지면 박막 트랜지스터의 채널이 열리고, 이 채널을 통해 드레인 전극에서 소스 전극으로 양전하가 유입되어 화소 전극에 축적된다. 화소 전극에 양전하가 축적됨에 따라 화소 전극 전압(Vp)이 서서히 높아져 VdH까지 상승한다. 이어서, 게이트 전압(Vgp)이 VgH에서 VgL로 떨어지면 박막 트랜지스터의 채널이 차단되고, 이 순간 게이트 전극과 소스 전극 사이의 전압차가 화소 전극과 공통 전극 사이의 전압차보다 더 커지게 되므로 화소 전극에 축적되었던 양전하가 소스 전극으로 분산 수용되고, 이에 따라 화소 전극의 전압(Vp)이 약간 떨어진다. 이처럼 게이트 전압(Vgp)이 VgH에서 VgL로 떨어지는 순간에 함께 떨어지는 화소 전극 전압을 킥백(kick back) 전압(Vk)이라 한다. 계속해서, VdH로 유지되던 데이터선 전압(Vid)이 VdL로 떨어지고, 이어서 게이트 전압(Vgp)이 VgL에서 VgH로 높아지면 다시 박막 트랜지스터의 채널이 열리고, 이 채널을 통해서 화소 전극에 축적되었던 양전하가 유출된다. 축적되었던 양전하가 유출됨에 따라 화소 전극 전압(Vp)은 서서히 낮아져 VdL까지 하강하는데, 이 때는 화소 전극에 음전하가 분포하게 된다. 이어서, 게이트 전압(Vgp)이 VgH에서 VgL로 떨어지면 박막 트랜지스터의 채널은 차단되고, 이 순간 게이트 전극의 전압(VgL)은 소스 전극의 전압(VdL) 보다 더 낮아지게 되어 소스 전극에는 화소 전극에서 끌어온 양전하가 축적된다. 따라서, 화소 전극에는 더 많은 음전하가 남게 되어 전압은 약간 더 낮아진다.
이와 같이 킥백 전압(Vk)은 항상 화소 전극 전압(Vp)을 끌어내리는 방향으로 작용한다. 따라서, 킥백 전압(Vk)이 크면 클수록 공통 전극 전압(Vcom)을 기준으로 하여 상하로 등락하는 화소 전극 전압(Vp) 파형의 상하간 비대칭은 심화되는데, 이러한 화소 전극 전압(Vp) 파형의 비대칭은 화면 깜박거림의 원인이 된다.
다음으로, 킥백 전압과 게이트선 신호의 지연과의 관계를 설명한다.
박막 트랜지스터 기판의 회로에는 저항 성분과 정전 용량 성분이 존재한다. 따라서, 게이트선을 통해 인가되는 신호는 약간씩 지연되는데, 그 정도는 입력측에서 출력측으로 갈수록 커진다. 그런데 게이트 신호가 지연된다는 것은 신호 파형이 수직으로 떨어지지 못하고 곡선형으로 하강함을 의미한다 즉, 게이트 신호의 지연이 크면 게이트 신호 펄스의 하강 시간이 길어지게 되는데, 이 시간 동안은 박막 트랜지스터의 채널이 완전히 차단되지 않고 계속해서 화소 전극으로 양전하가 유입된다. 이렇게 되면, 게이트 전압이 하강함에 따라 소스 전극에 수용되는 양전하는 화소 전극에서 끌어오는 대신 채널을 통해 유입한다. 따라서, 킥백 전압은 감소하게 된다. 결국, 게이트 신호의 지연이 커지면 킥백 전압은 감소하는 것이다. 그런데 게이트 신호 지연은 입력단에서 멀어 질수록 커지므로 킥백 전압은 입력단에서 멀어질수록 작아진다.
이처럼 킥백 전압이 게이트선 입력단(도 3에서 좌측)에서는 크고 게이트선 말단(도 3에서 우측)으로 갈수록 작아지므로, 공통 전극 전압을 기준으로 한 화소 전극 전압 파형의 상하간 비대칭도 점점 작아진다. 따라서 화면 전체에 걸쳐 공통 전극 전압에 대한 화소 전극 전압 파형이 대칭을 이루도록 하기 위해서는 게이트선 입력단 부근의 공통 전극 전압은 많이 낮추고, 게이트선 말단 부근의 공통 전극 전압은 조금만 낮추어야 한다. 즉, 접촉점(31, 32, 33, 34)간의 전압을 비교할 때, 좌측 상부의 접촉점(31)이 가장 낮고, 좌측 하부의 접촉점(32)이 그 다음으로 낮으며, 우측의 두 접촉점(33, 34)이 가장 높게 되도록 조정한다. 여기서, 좌측 상부의 접촉점(31)과 좌측 하부의 접촉점(32) 사이에도 전압차를 둔 것은 데이터선 신호의 지연도 고려하기 위함이다. 이러한 이유를 고려한다면, 우측의 두 접촉점(33, 34)도 각각 분리하여 공통 전극 전압 발생기(50)에 연결하고 차등한 전압을 인가하는 것도 가능할 것이다.
이렇게 하면, 화면 전체에 걸쳐 공통 전극 전압에 따른 화소 전극 전압의 비대칭을 완화하여 화면의 깜박거림을 줄일 수 있다.
도 1은 종래의 기술에 의한 액정 표시 장치의 배치도이고,
도 2는 게이트선 신호의 지연을 나타내는 도면이고,
도 3은 본 발명의 실시예에 의한 액정 표시 장치의 배치도이고,
도 4는 액정 표시 장치용 박막 트랜지스터 기판에 인가되는 게이트선 신호, 데이터선 신호 및 화소 전극의 전압 파형을 나타낸 도면이다.
Claims (8)
- 제1 기판,상기 제1 기판 위에 형성되어 있고, 게이트선 구동 회로와 연결되어 주사 신호를 전달하는 게이트선 패드부,상기 제1 기판 위에 형성되어 있고, 데이터선 구동 회로와 연결되어 화상 신호를 전달하는 데이터선 패드부,상기 제1 기판 위에 형성되어 있고, 상기 화상 신호를 표시하는 다수의 화소로 이루어져 있는 활성 영역,상기 제1 기판과 마주보고 있는 제 2 기판,상기 제2 기판의 상기 제1 기판을 향한 면에 형성되어 있으며, 상기 제2 기판 전체에 일체로 형성되어 있는 공통 전극,상기 제1 기판의 상기 활성 영역의 네 귀퉁이 중에서 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 멀리 위치한 귀퉁이를 제외한 세 귀퉁이에 인접하여 형성되어 있으며, 상기 제2 기판에 형성되어 있는 상기 공통 전극과 전기적으로 연결되어 있는 접촉점,상기 세 개의 접촉점과 따로따로 연결되어 있으며, 상기 세 개의 접촉점에 각각 다른 전압을 인가할 수 있는 공통 전극 전압 발생기를 포함하는 액정 표시 장치.
- 제2항에서, 상기 접촉점은 은으로 형성된 액정 표시 장치.
- 제1항 또는 제2항에서,상기 활성 영역의 네 귀퉁이 중에서 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 멀리 위치한 귀퉁이에 인접하여 형성되어 있고, 연결선에 의하여 게이트선 패드부에서는 멀고 데이터선 패드부에는 가까운 접촉점과 연결되어 있는 접촉점을 하나 더 포함하는 액정 표시 장치.
- 제3항에서,상기 공통 전극 전압 발생기가 접촉점에 인가하는 전압은 상기 연결선에 의하여 연결되어 있는 접촉점에서 가장 높고, 상기 게이트선 패드부에는 가깝고 상기 데이터선 패드부에서는 멀리 위치하고 있는 접촉구에서 두 번째로 높으며, 상기 데이터선 패드부와 게이트선 패드부 양쪽 모두에 가장 가까이 위치하고 있는 접촉구에서 가장 낮은 값을 가지도록 되어 있는 액정 표시 장치.
- 제1항 또는 제2항에서,상기 활성 영역의 네 귀퉁이 중에서 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 멀리 위치한 귀퉁이에 인접하여 형성되어 있고, 상기 공통 전극 전압 발생기에 별도로 연결되어 있는 접촉점을 하나 더 포함하는 액정 표시 장치.
- 제5항에서,상기 공통 전극 전압 발생기가 접촉점에 인가하는 전압은 상기 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 먼 접촉점에서 가장 높고, 상기 데이터선 패드부와는 가깝고 게이트선 패드부에서는 먼 접촉점에서 두 번째로 높으며, 상기 데이터선 패드부에서는 멀고 게이트선 패드부와는 가까운 접촉점에서 세 번째로 높으며, 상기 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 가까운 접촉점에서 가장 낮은 값을 가지도록 되어 있는 액정 표시 장치.
- 제1항에서,상기 공통 전극 전압 발생기가 접촉점에 인가하는 전압은 상기 데이터선 패드부와는 가깝고 게이트선 패드부에서는 먼 접촉점에서 가장 높고, 상기 데이터선 패드부에서는 멀고 게이트선 패드부와는 가까운 접촉점에서 두 번째로 높으며, 상기 데이터선 패드부와 게이트선 패드부 양쪽 모두에서 가장 가까운 접촉점에서 가장 낮은 값을 가지도록 되어 있는 액정 표시 장치.
- 제1 기판,상기 제1 기판 위에 형성되어 있고, 게이트선 구동 회로와 연결되어 주사 신호를 전달하는 게이트선 패드부,상기 제1 기판 위에 형성되어 있고, 데이터선 구동 회로와 연결되어 화상 신호를 전달하는 데이터선 패드부,상기 제1 기판 위에 형성되어 있고, 상기 화상 신호를 표시하는 다수의 화소로 이루어져 있는 활성 영역,상기 제1 기판과 마주보고 있는 제 2 기판,상기 제2 기판의 상기 제1 기판을 향한 면에 형성되어 있으며, 상기 제2 기판 전체에 일체로 형성되어 있는 공통 전극,상기 제1 기판의 상기 활성 영역과 인접한 부분에 형성되어 있으며, 상기 제2 기판에 형성되어 있는 상기 공통 전극과 전기적으로 연결되어 있는 적어도 3개의 접촉점,상기 접촉점들과 각기 연결되어 있으며, 상기 접촉점들에 각각 다른 전압을 인가할 수 있는 공통 전극 전압 발생기를 포함하는 액정 표시 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980005730A KR100508033B1 (ko) | 1998-02-24 | 1998-02-24 | 액정표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980005730A KR100508033B1 (ko) | 1998-02-24 | 1998-02-24 | 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990070714A KR19990070714A (ko) | 1999-09-15 |
KR100508033B1 true KR100508033B1 (ko) | 2005-10-27 |
Family
ID=37305722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980005730A KR100508033B1 (ko) | 1998-02-24 | 1998-02-24 | 액정표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100508033B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100709701B1 (ko) * | 1999-12-01 | 2007-04-19 | 삼성전자주식회사 | 서로 다른 공통 전압을 가지는 액정 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06301356A (ja) * | 1993-04-16 | 1994-10-28 | Hitachi Ltd | 液晶表示装置の駆動回路 |
US5519521A (en) * | 1992-05-19 | 1996-05-21 | Casio Computer Co., Ltd. | Active matrix liquid crystal display device with divisional common electrodes aligned with divisional regions of TFTs |
KR960030068A (ko) * | 1995-01-20 | 1996-08-17 | 김광호 | 다중 공통전극 전위의 액정표시장치 구동장치 |
-
1998
- 1998-02-24 KR KR1019980005730A patent/KR100508033B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5519521A (en) * | 1992-05-19 | 1996-05-21 | Casio Computer Co., Ltd. | Active matrix liquid crystal display device with divisional common electrodes aligned with divisional regions of TFTs |
JPH06301356A (ja) * | 1993-04-16 | 1994-10-28 | Hitachi Ltd | 液晶表示装置の駆動回路 |
KR960030068A (ko) * | 1995-01-20 | 1996-08-17 | 김광호 | 다중 공통전극 전위의 액정표시장치 구동장치 |
Also Published As
Publication number | Publication date |
---|---|
KR19990070714A (ko) | 1999-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7522145B2 (en) | Liquid crystal display apparatus | |
KR101365912B1 (ko) | 표시장치 | |
EP0843196B1 (en) | Flat type display device and driving method and assembling method therefor | |
US20020018155A1 (en) | Active matrix liquid crystal display apparatus | |
US6937313B2 (en) | Liquid crystal display device implementing improved electrical lines and the fabricating method | |
KR100847812B1 (ko) | 라인 온 글래스형 액정표시패널 | |
KR101080356B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 표시판 및 표시 장치 | |
KR100326880B1 (ko) | 액정표시소자 | |
KR100508033B1 (ko) | 액정표시장치 | |
KR20030051918A (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
KR19990059989A (ko) | 액정 표시 장치 | |
EP1570311B1 (en) | Active matrix display devices | |
KR100966438B1 (ko) | 스토리지 배선의 저항을 감소시킨 액정표시패널 | |
KR100865331B1 (ko) | 티.에프.티. 표시장치 | |
KR100864981B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR20030080324A (ko) | 라인 온 글래스형 액정표시장치 | |
KR100495855B1 (ko) | 액정표시장치 | |
KR100476624B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100912693B1 (ko) | 액정표시장치 | |
KR100855486B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR100849097B1 (ko) | 액정표시장치 | |
KR100855494B1 (ko) | 라인 온 글래스형 액정표시장치 | |
KR19990059990A (ko) | 액정 표시 장치 | |
KR100577778B1 (ko) | 박막 트랜지스터 액정표시소자 | |
JPS58189613A (ja) | 液晶表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |