KR960038618A - 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의 동시어드레스방법 - Google Patents
메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의 동시어드레스방법 Download PDFInfo
- Publication number
- KR960038618A KR960038618A KR1019960010668A KR19960010668A KR960038618A KR 960038618 A KR960038618 A KR 960038618A KR 1019960010668 A KR1019960010668 A KR 1019960010668A KR 19960010668 A KR19960010668 A KR 19960010668A KR 960038618 A KR960038618 A KR 960038618A
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- memory
- address
- column
- circuit
- Prior art date
Links
- 230000004044 response Effects 0.000 claims 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은, 데이타를 보다 간단하며서 신속하게 SDRAM, 그외의 메모리디바이스의 메모리셀에 기입할 수 있는 수단을 실현하기 위한 것으로서, 복수의 메모리뱅크(14, 16)를 갖는 메모리디바이스에 관한 회로(36, 52)및 방법에 관한 것이다. 메모리뱅크의 컬럼은 동시에 어드레스가능하도록 되어 있어, 데이타의 동시 판독이나 기입이 가능하다. 복수의 메모리뱅크에 동시에 데이타를 기입함으로써, 메모리디바이스(10)의 시험 시간이 대폭 단축된다. 또한, 판독/기입명령 사이에, 멀티뱅크RAM내의 뱅크중 하나만으로 부터 데이타의 판독기입을 수행하는 경우에도, 특정 뱅크를 지정할 필요가 없다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 메모리어레이의 적어도 두개의 메모리셀의 동시어드레스를 가능하게 하는 회로를 가지는 메모리디바이스의 기능블록도, 제2도는 제1도의 메모리디바이스의 일부를 형성하는 뱅크논리회로를 상세하게 도시한 기능블록도, 제3도는 본 발명의 일 실시형태에 따른 메모리디바이스의 일부를 구성하는 회로의 회로도.
Claims (5)
- 멀티뱅크 메모리어레이(12)와 상기 멀티뱅크 메모리어레이(12)의 메모리뱅크(14, 16)의 로우 및 컬럼을 어드레스하기 위한 어드레스회로와, 상기 어드레서 회로와 조합되어 복수의 메모리뱅크(14, 16)의 메모리셀의 동시어드레스를 가능하게 하는 뱅크논리회로(36)를 가지는 메모리디바이스회로(10)에 있어서, 멀티 뱅크 어드레스 모드기호(79)와 컬럼어드레스 이네이블신호(80)에 응답하여 멀티뱅크 어드레스 선택신호(72, 74)를 출력하는 뱅크컬럼이네이블회로(77)와, 상기 멀티뱅크 어드레스선택신호(72, 74)에 응답하여 상기 복수의 메모리뱅크(14, 16)의 메모리셀의 동시어드레스의 실행을 가능하게 하는 컬럼어드레스선택신호(54)를 생성하는 컬럼어드레스 선택신호생성회로(52)를 형성한 것을 특징으로 하는 메모리디바이스회로(10).
- 제1항에 있어서, 상기 뱅크논리회로가(36), 제1메모리뱅크(14)와 제2메모리뱅크(16)의 메모리셀의 컬럼의 동시어드레스요구명령을 수신하는 명령신호수신회로(75, 76)와, 상기 명령신호수신회로(75, 76)에 접속되고, 상기 명령신호수신회로(75, 76)가 상기 제1메모리뱅크(14) 및 상기 제2메모리뱅크(16)의 컬럼의 동시어드레스요구명령을 각각 수신한 때, 이것에 응답하여 상기 제1메모리 뱅크(14)와 상기 제2메모리뱅크(16)의 메모리셀의 컬럼의 동시어드레스의 실행을 가능하게 하는 상기 멀티뱅크 어드레스선택신호(72, 74)를 생성하는 상기 뱅크컬럼 이네이블회로(77)로 구성되는 것을 특징으로 하는 메모리디바이스회로(10).
- 제2항에 있어서, 상기 뱅크컬럼이네이블회로(77)는 또한 상기 멀티뱅크어드레스모드신호(79)와 상기 컬럼어드레스이네이블신호(80)가 수신된 때, 상기 멀티뱅크어드레스선택신호(72, 74)를 생성하는 것을 특징으로 하는 메모리디바이스회로(10).
- 메모리디바이스회로(10)의 멀티뱅크 메모리어레이(12)의 메모리뱅크(14, 16)에 있어서 메모리셀의 컬럼어드레스를 선택적으로 또한 동시에 실행가능하게 하는 방법에 있어서, 멀티뱅크 어드레스모드신호(18, 58, 59, 60, 62, 64)를 상기 메모리디바이스회로(10)에 입력하는 제1단계와, 상기 제1단계의 사이의 멀티뱅크어드레스모드신호의 입력에 응답하고, 상기 멀티뱅크메모리어레이(12)중의 선택된 메모리뱅크(14, 16)의 컬럼어드레스의 실행을 가능하게하는 컬럼어드레스선택신호(54)를 생성하는 제2의 단계와, 상기 제2단계의 사이에 생성된 상기 컬럼어드레스선택신호(54)에 의해 선택된 메모리뱅크(14, 16)의 컬럼내의 메모리셀을 어드레스하는 제3단계를 가지는 것을 특징으로 하는 방법.
- 제4항에 있어서, 상기 멀티뱅크 메모리어레이(12)는, 제1메모리뱅크(14)와 제2메모리뱅크(16)를 가지고, 또한, 상기 어드레스선택신호(54)의 생성단계은, 상기 제1메모리뱅크(14)의 컬럼어드레스를 선택하기 위한 제1메모리어드레스선택신호를 생성하는 단계와, 상기 제2메모리뱅크(16)의 컬럼어드레스를 선택하기 위한 제2메모리컬럼어드레스선택신호를 생성하는 단계로 이루어진 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/419,909 | 1995-04-11 | ||
| US08/419,909 US5671392A (en) | 1995-04-11 | 1995-04-11 | Memory device circuit and method for concurrently addressing columns of multiple banks of multi-bank memory array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038618A true KR960038618A (ko) | 1996-11-21 |
| KR100386442B1 KR100386442B1 (ko) | 2003-08-14 |
Family
ID=23664256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960010668A KR100386442B1 (ko) | 1995-04-11 | 1996-04-09 | 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의동시어드레스방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5671392A (ko) |
| EP (1) | EP0737981B1 (ko) |
| JP (1) | JPH09147551A (ko) |
| KR (1) | KR100386442B1 (ko) |
| DE (1) | DE69621280T2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517544B1 (ko) * | 1999-01-20 | 2005-09-28 | 삼성전자주식회사 | 멀티-뱅크 플래시 메모리 장치 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330644B1 (en) * | 1994-10-27 | 2001-12-11 | Canon Kabushiki Kaisha | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means |
| US5996106A (en) * | 1997-02-04 | 1999-11-30 | Micron Technology, Inc. | Multi bank test mode for memory devices |
| JPH10275460A (ja) * | 1997-04-01 | 1998-10-13 | Sega Enterp Ltd | メモリ装置及びこれを用いた画像処理装置 |
| US5996051A (en) * | 1997-04-14 | 1999-11-30 | Advanced Micro Devices, Inc. | Communication system which in a first mode supports concurrent memory acceses of a partitioned memory array and in a second mode supports non-concurrent memory accesses to the entire memory array |
| US5913928A (en) | 1997-05-09 | 1999-06-22 | Micron Technology, Inc. | Data compression test mode independent of redundancy |
| US5959911A (en) * | 1997-09-29 | 1999-09-28 | Siemens Aktiengesellschaft | Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices |
| GB2332539B (en) * | 1997-12-17 | 2003-04-23 | Fujitsu Ltd | Memory access methods and devices for use with random access memories |
| JPH11283395A (ja) * | 1998-03-30 | 1999-10-15 | Toshiba Microelectronics Corp | 半導体記憶装置 |
| US6088293A (en) * | 1998-09-08 | 2000-07-11 | Texas Instruments Incorporated | Low-power column decode circuit |
| KR100331284B1 (ko) * | 1999-12-29 | 2002-04-06 | 박종섭 | 병렬테스트회로를 갖는 메모리장치 |
| WO2001050614A2 (en) * | 2000-01-03 | 2001-07-12 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
| US7302621B2 (en) * | 2000-01-03 | 2007-11-27 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
| US6320803B1 (en) * | 2000-03-23 | 2001-11-20 | Infineon Technologies Ac | Method and apparatus for improving the testing, yield and performance of very large scale integrated circuits |
| US6965527B2 (en) * | 2002-11-27 | 2005-11-15 | Matrix Semiconductor, Inc | Multibank memory on a die |
| US6965534B2 (en) * | 2003-12-16 | 2005-11-15 | Infineon Technologies Ag | Random access memory using precharge timers in test mode |
| KR100558552B1 (ko) | 2003-12-30 | 2006-03-10 | 삼성전자주식회사 | 반도체 메모리장치의 데이터 억세스회로 |
| KR100576454B1 (ko) * | 2004-03-22 | 2006-05-08 | 주식회사 하이닉스반도체 | 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법 |
| KR100618696B1 (ko) * | 2004-04-28 | 2006-09-08 | 주식회사 하이닉스반도체 | 인식 정보를 갖는 메모리 장치 |
| KR100781973B1 (ko) * | 2006-05-08 | 2007-12-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 테스트 방법 |
| JP2008065862A (ja) * | 2006-09-04 | 2008-03-21 | System Fabrication Technologies Inc | 半導体記憶装置 |
| US7631233B2 (en) * | 2007-10-07 | 2009-12-08 | United Memories, Inc. | Data inversion register technique for integrated circuit memory testing |
| US7944773B2 (en) * | 2008-04-30 | 2011-05-17 | Micron Technology, Inc. | Synchronous command-based write recovery time auto-precharge control |
| US8171234B2 (en) | 2009-03-16 | 2012-05-01 | Mosys, Inc. | Multi-bank multi-port architecture |
| US20110228620A1 (en) * | 2010-03-22 | 2011-09-22 | Elite Semiconductor Memory Technology Inc. | Testing method for semiconductor memory device |
| WO2015015556A1 (ja) * | 2013-07-29 | 2015-02-05 | 富士通株式会社 | 半導体記憶装置、及び、半導体記憶装置の試験方法 |
| WO2016125202A1 (en) | 2015-02-04 | 2016-08-11 | Renesas Electronics Corporation | Data transfer apparatus |
| WO2018044391A1 (en) | 2016-09-02 | 2018-03-08 | Rambus Inc. | Memory component with input/output data rate alignment |
| US11449250B2 (en) * | 2019-10-14 | 2022-09-20 | Micron Technology, Inc. | Managing a mode to access a memory component or a logic component for machine learning computation in a memory sub-system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115099A (ja) * | 1983-11-25 | 1985-06-21 | Fujitsu Ltd | 半導体記憶装置 |
| US4598388A (en) * | 1985-01-22 | 1986-07-01 | Texas Instruments Incorporated | Semiconductor memory with redundant column circuitry |
| JPS6212991A (ja) * | 1985-07-10 | 1987-01-21 | Fujitsu Ltd | 半導体記憶装置 |
| JP3532932B2 (ja) * | 1991-05-20 | 2004-05-31 | モトローラ・インコーポレイテッド | 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ |
| JPH0792790B2 (ja) * | 1992-11-18 | 1995-10-09 | 野木 達夫 | ベクトル並列計算機 |
| US5386385A (en) * | 1994-01-31 | 1995-01-31 | Texas Instruments Inc. | Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices |
-
1995
- 1995-04-11 US US08/419,909 patent/US5671392A/en not_active Expired - Lifetime
-
1996
- 1996-01-04 EP EP96630001A patent/EP0737981B1/en not_active Expired - Lifetime
- 1996-01-04 DE DE69621280T patent/DE69621280T2/de not_active Expired - Fee Related
- 1996-04-05 JP JP8084238A patent/JPH09147551A/ja active Pending
- 1996-04-09 KR KR1019960010668A patent/KR100386442B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517544B1 (ko) * | 1999-01-20 | 2005-09-28 | 삼성전자주식회사 | 멀티-뱅크 플래시 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69621280D1 (de) | 2002-06-27 |
| EP0737981A2 (en) | 1996-10-16 |
| DE69621280T2 (de) | 2002-10-02 |
| EP0737981A3 (en) | 1997-07-30 |
| US5671392A (en) | 1997-09-23 |
| JPH09147551A (ja) | 1997-06-06 |
| EP0737981B1 (en) | 2002-05-22 |
| KR100386442B1 (ko) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960038618A (ko) | 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의 동시어드레스방법 | |
| US5471425A (en) | Dynamic random access memory having sense amplifier control circuit supplied with external sense amplifier activating signal | |
| US7116584B2 (en) | Multiple erase block tagging in a flash memory device | |
| US7272070B2 (en) | Memory access using multiple activated memory cell rows | |
| KR920013462A (ko) | 반도체 기억장치 | |
| KR970049640A (ko) | 메모리 어레이, 기록 액세스 및 리세트 액세스 제공 시스템, 및 프로그래머블 게이트 어레이 동작 방법 및 시스템 | |
| KR970051182A (ko) | 반도체 기억 장치 | |
| KR960042765A (ko) | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 | |
| KR950020713A (ko) | 다이나믹 반도체기억장치 | |
| KR980004964A (ko) | 다중 뱅크-다중 포트 메모리 및 시스템과 그를 사용하는 방법 | |
| JPH0636560A (ja) | 半導体記憶装置 | |
| JPH11144464A (ja) | 半導体記憶装置及びその駆動方法 | |
| KR100619202B1 (ko) | 자동 프리챠지 인코딩 장치 및 방법 | |
| KR20000070274A (ko) | 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치 | |
| US7308622B2 (en) | Integrated memory and method for testing the memory | |
| US6331963B1 (en) | Semiconductor memory device and layout method thereof | |
| TW349226B (en) | A test method of high speed memory devices in which limit conditions for the clock signals are defined | |
| KR100334574B1 (ko) | 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치 | |
| CN107527649A (zh) | 具有提高的延迟的存储器器件及其操作方法 | |
| KR970706577A (ko) | 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system) | |
| US6700831B2 (en) | Integrated memory having a plurality of memory cell arrays and method for operating the integrated memory | |
| US5654934A (en) | Semiconductor memory employing a block-write system | |
| US6396755B2 (en) | Integrated memory with row access control to activate and precharge row lines, and method of operating such a memory | |
| KR0164879B1 (ko) | 반도체 기억 장치 | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |