KR910010523A - 마스터 슬라이스형 반도체 집적 회로 - Google Patents
마스터 슬라이스형 반도체 집적 회로 Download PDFInfo
- Publication number
- KR910010523A KR910010523A KR1019900018206A KR900018206A KR910010523A KR 910010523 A KR910010523 A KR 910010523A KR 1019900018206 A KR1019900018206 A KR 1019900018206A KR 900018206 A KR900018206 A KR 900018206A KR 910010523 A KR910010523 A KR 910010523A
- Authority
- KR
- South Korea
- Prior art keywords
- master slice
- row
- semiconductor integrated
- integrated circuit
- memory cells
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 롬(ROM)의 실시예,
제2도는 제1도에 도시된 회로에서 발생하는 두 신호의 전압/시간도면.
Claims (5)
- 로우 및 컬럼으로 배열되고 리드 온리 타입인 메모리 셀로 구성되며, 상기 메모리 셀은 제1 및 제2그룹으로 세분되며, 상기 제1 및 제2그룹은 각기 제1 및 제2도전형 트랜지스터로 구성되며, 컬럼 선택신호에 반응하여 제1또는 제2그룹의 출력을 선택하기 위한 컬럼 선택 수단으로 구성되는 마스터 슬라이스(게이트 배열형) 반도체 집적회로에 있어서, 하나의 동일한 로우내의 메모리 셀의 제1 및 제2그룹의 입력이 공통 로우 선택 신호를 수신하기 위하여 상호 연결되어 있고, 메모리 셀의 제1 또는 제2그룹의 메모리 셀의 단일 로우를 선택하기 위한 로우 선택수단이 제공되는 것을 특지응로 하는 마스터 슬라이스형 반도체 회로.
- 제1항에 있어서, 각 로우에 대하여 로우 선택 수단은 어드레스 신호에 종속되는 반전 또는 비반적된 공통로우 선택 신호를 표시하기 위한 인버터 및 스위칭 디바이스로 구성되는 것을 특징으로 하는 마스터 슬라이스형 반도체 집적 회로.
- 제2항에 있어서, 로우내의 인버터 및 스위칭 디바이스는 배타적 OR회로로 형성되는 것을 특징으로 하는 마스터 슬라이스형 반도체 집적 회로.
- 제2 또는 3항에 있어서, 컬럼 선택 수단도 역시 동작중에 어드레스 신호를 수납하는 것을 특징으로 하는 마스터 슬라이스형 반도체 집적 회로.
- 제1,2,3 또는 4항에 있어서, 제1그룹의 출력을 차지하고 디스차지하며, 제2그룹의 출력을 디스차지하고 차지하기위한 각각의 제어가능한 프리차지 수단으로 이루어지며, 반도체 회로가 또한 메모리 셀을 공급 단자에 결합하기 위한 제어가능한 샘플링 수단과, 동작중에 반대 위상에서 활성화되는 샘플링 수단, 및 프리차지 수단으로 구성되는 것을 특징으로 하는 마스터 슬라이스형 반도체 집적 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8902820 | 1989-11-15 | ||
NL8902820A NL8902820A (nl) | 1989-11-15 | 1989-11-15 | Geintegreerde halfgeleiderschakeling van het master slice type. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010523A true KR910010523A (ko) | 1991-06-29 |
KR100209866B1 KR100209866B1 (ko) | 1999-07-15 |
Family
ID=19855628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018206A KR100209866B1 (ko) | 1989-11-15 | 1990-11-12 | 마스터슬라이스형의 집적 반도체 회로 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5053648A (ko) |
EP (1) | EP0434104B1 (ko) |
JP (1) | JP2852386B2 (ko) |
KR (1) | KR100209866B1 (ko) |
CN (1) | CN1030022C (ko) |
DE (1) | DE69025297T2 (ko) |
NL (1) | NL8902820A (ko) |
RU (1) | RU2089943C1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US5592415A (en) * | 1992-07-06 | 1997-01-07 | Hitachi, Ltd. | Non-volatile semiconductor memory |
US5311079A (en) * | 1992-12-17 | 1994-05-10 | Ditlow Gary S | Low power, high performance PLA |
JPH06318683A (ja) * | 1993-05-01 | 1994-11-15 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US6154864A (en) * | 1998-05-19 | 2000-11-28 | Micron Technology, Inc. | Read only memory embedded in a dynamic random access memory |
US6269017B1 (en) | 1999-03-04 | 2001-07-31 | Macronix International Co., Ltd. | Multi level mask ROM with single current path |
US6747889B2 (en) * | 2001-12-12 | 2004-06-08 | Micron Technology, Inc. | Half density ROM embedded DRAM |
US6545899B1 (en) * | 2001-12-12 | 2003-04-08 | Micron Technology, Inc. | ROM embedded DRAM with bias sensing |
US6603693B2 (en) | 2001-12-12 | 2003-08-05 | Micron Technology, Inc. | DRAM with bias sensing |
US20030115538A1 (en) * | 2001-12-13 | 2003-06-19 | Micron Technology, Inc. | Error correction in ROM embedded DRAM |
US20030185062A1 (en) * | 2002-03-28 | 2003-10-02 | Micron Technology, Inc. | Proximity lookup for large arrays |
US6785167B2 (en) * | 2002-06-18 | 2004-08-31 | Micron Technology, Inc. | ROM embedded DRAM with programming |
US6781867B2 (en) * | 2002-07-11 | 2004-08-24 | Micron Technology, Inc. | Embedded ROM device using substrate leakage |
US6865100B2 (en) * | 2002-08-12 | 2005-03-08 | Micron Technology, Inc. | 6F2 architecture ROM embedded DRAM |
US7174477B2 (en) * | 2003-02-04 | 2007-02-06 | Micron Technology, Inc. | ROM redundancy in ROM embedded DRAM |
KR100624960B1 (ko) * | 2004-10-05 | 2006-09-15 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드 |
DE102005045952B3 (de) * | 2005-09-26 | 2007-01-25 | Infineon Technologies Ag | Verfahren zur Spannungsversorgung einer Bitleitung und entsprechend ausgestaltete Speicheranordnung |
US8098540B2 (en) * | 2008-06-27 | 2012-01-17 | Qualcomm Incorporated | Dynamic power saving memory architecture |
US8139426B2 (en) * | 2008-08-15 | 2012-03-20 | Qualcomm Incorporated | Dual power scheme in memory circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5244551A (en) * | 1975-10-06 | 1977-04-07 | Toshiba Corp | Logic circuit |
US4032894A (en) * | 1976-06-01 | 1977-06-28 | International Business Machines Corporation | Logic array with enhanced flexibility |
JPS6057732B2 (ja) * | 1976-12-17 | 1985-12-17 | 富士通株式会社 | プログラム可能なcmos論理アレイ |
US4287571A (en) * | 1979-09-11 | 1981-09-01 | International Business Machines Corporation | High density transistor arrays |
JPS56156993A (en) * | 1980-05-08 | 1981-12-03 | Fujitsu Ltd | Read only memory |
US4485460A (en) * | 1982-05-10 | 1984-11-27 | Texas Instruments Incorporated | ROM coupling reduction circuitry |
US4506341A (en) * | 1982-06-10 | 1985-03-19 | International Business Machines Corporation | Interlaced programmable logic array having shared elements |
FR2563651B1 (fr) * | 1984-04-27 | 1986-06-27 | Thomson Csf Mat Tel | Memoire morte realisee en circuit integre prediffuse |
JPS60254495A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体記憶装置 |
JPS61289598A (ja) * | 1985-06-17 | 1986-12-19 | Toshiba Corp | 読出専用半導体記憶装置 |
US4740721A (en) * | 1985-10-21 | 1988-04-26 | Western Digital Corporation | Programmable logic array with single clock dynamic logic |
US4899308A (en) * | 1986-12-11 | 1990-02-06 | Fairchild Semiconductor Corporation | High density ROM in a CMOS gate array |
-
1989
- 1989-11-15 NL NL8902820A patent/NL8902820A/nl not_active Application Discontinuation
-
1990
- 1990-05-10 US US07/521,764 patent/US5053648A/en not_active Expired - Fee Related
- 1990-11-09 EP EP90202962A patent/EP0434104B1/en not_active Expired - Lifetime
- 1990-11-09 DE DE69025297T patent/DE69025297T2/de not_active Expired - Fee Related
- 1990-11-12 RU SU904831589A patent/RU2089943C1/ru active
- 1990-11-12 CN CN90109177A patent/CN1030022C/zh not_active Expired - Fee Related
- 1990-11-12 KR KR1019900018206A patent/KR100209866B1/ko not_active IP Right Cessation
- 1990-11-15 JP JP30736190A patent/JP2852386B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
RU2089943C1 (ru) | 1997-09-10 |
CN1051823A (zh) | 1991-05-29 |
NL8902820A (nl) | 1991-06-03 |
CN1030022C (zh) | 1995-10-11 |
JP2852386B2 (ja) | 1999-02-03 |
JPH03176897A (ja) | 1991-07-31 |
DE69025297T2 (de) | 1996-08-29 |
KR100209866B1 (ko) | 1999-07-15 |
EP0434104A1 (en) | 1991-06-26 |
US5053648A (en) | 1991-10-01 |
EP0434104B1 (en) | 1996-02-07 |
DE69025297D1 (de) | 1996-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910010523A (ko) | 마스터 슬라이스형 반도체 집적 회로 | |
USRE32993E (en) | Semiconductor memory device | |
KR890004334A (ko) | 반도체 기억장치 | |
KR920006997A (ko) | 용장회로(冗長回路) | |
KR910010516A (ko) | 반도체 메모리장치 | |
KR890001090A (ko) | 메모리 집적회로 | |
KR960008833A (ko) | 반도체 기억 장치 | |
KR890016573A (ko) | 반도체기억장치 | |
KR970067341A (ko) | 프리차지 시간이 개선된 반도체 메모리 장치 | |
KR870000708A (ko) | 동작검사를 행하는 반도체 메모리 장치 | |
KR880011797A (ko) | 반도체 기억장치 | |
KR950030151A (ko) | 반도체 기억장치 | |
KR910006996A (ko) | 비휘발성 메모리 어레이 | |
KR870009384A (ko) | 반도체 기억 장치 | |
KR850700177A (ko) | 메모리 장치 | |
KR850000793A (ko) | 반도체(rom) | |
KR920008773A (ko) | 반도체 기억장치 | |
KR930005015A (ko) | 반도체 기억장치 | |
KR880009376A (ko) | 반도체 기억장치 | |
KR890015270A (ko) | 반도체메모리장치 | |
KR890007287A (ko) | 반도체 기억장치 | |
KR860004410A (ko) | 반도체 메모리 | |
KR860006875A (ko) | 반도체 장치 | |
KR960032495A (ko) | 반도체 메모리 장치 | |
US6166952A (en) | Read-only memory having specially output circuits and word line connected to a group of memory cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020402 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |