KR960032685A - 기억장치 및 그 제조방법 - Google Patents

기억장치 및 그 제조방법 Download PDF

Info

Publication number
KR960032685A
KR960032685A KR1019960003345A KR19960003345A KR960032685A KR 960032685 A KR960032685 A KR 960032685A KR 1019960003345 A KR1019960003345 A KR 1019960003345A KR 19960003345 A KR19960003345 A KR 19960003345A KR 960032685 A KR960032685 A KR 960032685A
Authority
KR
South Korea
Prior art keywords
resistance
insulating film
electrode
conductive
conductive member
Prior art date
Application number
KR1019960003345A
Other languages
English (en)
Other versions
KR100186919B1 (ko
Inventor
슈지 히라오
히데코 오카다
고사쿠 야노
Original Assignee
모리시다 요이치
미쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 미쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960032685A publication Critical patent/KR960032685A/ko
Application granted granted Critical
Publication of KR100186919B1 publication Critical patent/KR100186919B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

절연성기판상에 제1알루미늄배선이 형성되어 있다. 실리콘산화막에 형성된 개구부내에는 텅스텐전극과 실리콘을 포함하는 알루미늄합금전극으로 구성되는 유니트셀이 형성되어 있다. 실리콘산화막상에 제1알루미늄배선과 직교하는 다수의 선 형상 제2알루미늄배선이 형성되어 있다. 다수의 제1, 제2알루미늄배선의 각 교점에 유니트셀이 배설되고, 메모리셀어레이를 구성하고 있다. 유니트셀에 대전류를 흐르게 하면 알루미늄합금전극중의 실리콘이 반대방향으로 이동하여 계면부근에 실리콘이 석출하고, 저항값이 증대한다. 반대방향의 대전류를 흐르게 하면 실리콘이 확산하여 저항값이 저하한다. 이 저항값의 고저를 미소전류로 검지함으로써 데이터를 읽어낸다

Description

기억장치 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시예에 관한 기억장치의 구조를 개략적으로 내타내는 사시도

Claims (21)

  1. 제1도전성부재와, 상기제1도전성부재와 서로 대향하여 설치된 제2도전성부재와, 상기 제1도전성부재와 상기 제2도전성부재 사이에 설치되고, 소정값 이상의 전류를 흐르게 했을 때에 생기는 원자의 이동에 기인하여 저항이 변화하는 특성을 갖고, 저항이 높은 상태와 저항이 낮은 상태를 데이터로서 유지하는 기능을 갖는 저항변화부재를 구비하며, 상기 제1, 제2도전성부재를 통하여 상기 저항변화부재에 상기 소정값 이상의 제1전류를 흐르게 함으로써 상기 데이터의 써넣기가 가능하게, 상기 소정값보다도 작은 제2전류를 흐르게 함으로써 상기 데이터의 읽어내기가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  2. 제1항에 있어서, 상기 저항변화부재는 상기 소정값 이상의 전류에 의한 구성원자의 이동에 의하여 단부부근에 보이드를 생기게 함으로써 저항이 변화하는 특성을 갖는 재료로 구성되어 있는 것을 특징으로 하는 기억장치
  3. 제2항에 있어서, 상기 저항변화부재는 대부분 순수 알루미늄에 의하여 구성되어 있는 것을 특징으로 하는 기억장치
  4. 제3항에 있어서, 상기 제1도전성부재와 상기 제2도전성부재는 층간절연막을 통하여 적층되어 있고, 상기 층간절연막에는 상기 제1, 제2도전성부재를 접속하는 개구부가 형성되어 있으며, 상기 저항변화부재는 상기 개구부에서 텅스텐전극과 함께 적층된 알루미늄전극인 것을 특징으로 하는 기억장치
  5. 제4항에 있어서, 상기 알루미늄전극과 상기 텅스텐전극 사이의 접촉면적은 상기 알루미늄전극과 상기 제1도전성부재 또는 제2도전성부재 사이의 접촉면적보다도 작은 것을 특징으로 하는 기억장치
  6. 제1항에 있어서, 상기 저항변화부재에 상기 데이터가 써넣어진 상태에서 상기 제1, 제2도전성부재를 통하여 상기 저항변화부재에 상기 제1전극과는 반대방향의 소정값 이상의 제3전류를 흐르게 함으로써, 상기 저항변화부재의 저항 고정상태를 반대로 변화시켜 데이터의 소거가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  7. 제6항에 있어서, 상기 저항변화부재는 주재료와 불순물재료로 구성되어 상기 소정값 이상의 전류에 따라 상기 주재료중의 불순물이 이동함으로써 저항이 변화하는 특성을 갖는 것을 특징으로 하는 기억장치
  8. 제7항에 있어서, 상기 주재료는 알루미늄이고, 이 알루미늄중에 실리콘이 0.5~20％ 첨가되어 있는 것을 특징으로 하는 기억장치
  9. 제8항에 있어서, 상기 제1도전성부재와 상기 제2도전성부재는 층간절연막을 통하여 적층되어 있고, 상기 층간절연막에는 상기 제1, 제2도전성부재를 접속하는 개구부가 형성되어 있고, 상기 저항변화부재는 상기 개구부에서 텅스텐전극과 함께 적층된 알루미늄전극인 것을 특징으로 하는 기억장치
  10. 제9항에 있어서, 상기 알루미늄전극과 상기 텅스텐전극 사이의 접촉면적은 상기 알루미늄전극과 상기 제1도전성부재 또는 제2도전성부재 사이의 접촉면적보다도 작은 것을 특징으로 하는 기억장치
  11. 제1항에 있어서, 상기 제1도전성부재는 서로 평행하게 연장되는 복수의 제1배선에 의하여 구성되고, 상기 제2도전성부재는 상기 각 제1배선과 직교하는 방향으로 연장되는 복수의 제2배선에 의하여 구성되며, 상기 저항변화부재는 상기 각 제1배선과 상기 각 제2배선의 각 교점에 배치되어 각 저항변화부재에 의하여 매트릭스 형상의 메모리셀어레이가 구성되어 있는 것을 특징으로 하는 기억장치
  12. 제11항에 있어서, 반도체기판과, 게이트전극, 소스영역 및 드레인영역으로 구성되는 복수의 MOS 트랜지스터와, 이 각 MOS 트랜지스터의 소스영역에 접속되는 영역의 비트선을 더욱 구비하고, 상기 제1도전성부재는 상기 반도체기판의 복수 분리절연막을 통하여 구획되는 복수의 선 형상 영역에 불순물을 도입하여 형성되며, 표면이 실리사이드화된 불순물확산층이고, 상기 각 제1도전성부재와 상기 각 MOS 트랜지스터의 드레인영역이 접속되어 있으며, 상기 각 MOS 트랜지스터의 상기 게이트전극과 상기 비트선을 통하여 선택된 저항변화 부재에 데이터의 써넣기, 읽어내기가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  13. 제12항에 있어서, 상기 저항변화부재에 상기 데이터가 써넣어진 상태에서 상기 제1, 제2도전성부재를 통하여 상기 저항변화부재에 상기 제1전류와는 반대 방향의 소정값 이상의 제3전류를 흐르게 함으로써, 상기 저항변화부재의 저항 고정상태를 반대로 변화시켜 데이터의 소거가 가능하게 구성되어 있고, 상기 각 MOS 트랜지스터의 상기 게이트 전극과 상기 비트선을 통하여 선택된 데이터 써넣기 상태의 저항부재로부터 데이터의 소거가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  14. 제11항에 있어서, 반도체기판과, 게이트전극, 소스영역 및 드레인영역으로 구성되는 복수의 MOS 트랜지스터와, 이 각 MOS 트랜지스터의 소스영역에 접속되는 영역의 비트선을 더욱 구비하고, 상기 제1도전성부재는 상기 각 MOS 트랜지스터상에 절연막을 통하여 형성되며, 상기 저항변화부재와 상기 MOS 트랜지스터의 드레인영역은 상기 절연막중에 형성된 콘택트를 통하여 접속되어 있고, 상기 각 MOS 트랜지스터의 상기 게이트전극과 상기 비트선을 통하여 선택된 저항변화부재에 데이터의 써넣기, 읽어내기가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  15. 제14항에 있어서, 상기 저항변화부재에 상기 데이터가 써넣어진 상태에서 상기 제1, 제2도전성부재를 통하여 상기 저항변화부재에 상기 제1전류와는 반대 방향의 소정값 이상의 제3전류를 흐르게 함으로써, 상기 저항변화부재의 저항값을 고저 반대방향으로 변화시켜 데이터의 소거가 가능하게 구성되어 있고, 상기 각 MOS 트랜지스터의 상기 게이트전극과 상기 비트선을 통하여 선택된 데이터 써넣기 상태의 저항부재로부터 데이터의 소거가 가능하게 구성되어 있는 것을 특징으로 하는 기억장치
  16. 기판상에, 서로 평행하게 연장되는 복수의 제1도전성부재를 형성하는 제1스텝과, 상기 제1도전성부재 및 상기 기판상에 층간절연막을 형성하는 제2스텝과, 상기 층간절연막상 일부에 상기 각 제1도전성부재에 도달하는 복수의 개구부를 형성하는 제3스텝과, 상기 각 개구부중에 소정값 이상의 대전류를 흐르게 했을 때에 생기는 원자의 이동에 기인하여 저항이 변화하는 특성을 갖는 저항변화부재를 형성하는 제4스텝과, 상기 층간 절연막상에 상기 각 저항변화부재에 접속되면서 상기 각 제1도전성부재와 직교하는 방향으로 연장되는 복수의 제2도전성부재를 형성하는 제5스텝을 구비하고 있는 것을 특징으로 하는 기억장치의 제조방법
  17. 제16항에 있어서, 상기 제4스텝에서는 제1금속전극과 제2금속전극을 적충하고, 상기 제1금속전극 및 제2금속전극중 어느 한쪽이 상기 저항변화부재인 것을 특징으로 하는 기억장치의 제조방법
  18. 제17항에 있어서, 상기 제4스텝에서는 상기 제1금속전극을 퇴적한 후, 기판 전면상에 절연막을 퇴적하고, 이 절연막을 에치백하여 개구부의 측변상에 측벽을 형성함과 동시에 상기 제1금속전극 일부를 노출시켜두고, 상기 제2전극을 상기 제1전극의 노출부분상에 형성하는 것을 특징으로 하는 기억장치의 제조방법
  19. 제17항에 있어서, 상기 제2스텝에서는 제1층간절연막과 제2층간절연막으로 나누어 형성하고, 상기 제3스텝에서는 제1개구부와 제2개구부로 나누어 형성하고, 상기 제4스텝에서는 제1금속전극과 제2금속전극으로 나누어 형성하는 것으로서, 우선, 상기 제1도전성부재 및 상기 기판상에 제1층간 절연막을 형성하고, 이 제1층간절연막의 일부에 상기 각 제1도전성부재에 도달하는 복수의 제1개구부를 형성하고, 이 각 제1개구부를 제1금속전극으로 메움으로써, 상기 제1층간절연막상에 제2층간절연막을 형성하고, 이 제2층간절연막의 일부에 상기 각 제1개구부와 어긋난 위치이면서 상기 각 제1금속전극의 일부를 노출시키도록 제2개구부를 형성한 후, 이 제2개구부를 상기 제1금속전극에 접속되는 제2금속전극으로 메우는 동시에, 상기 제5스텝에서는 상기 제2층간 절연막상에 상기 제2금속전극에 접속되면서 상기 제1도전성막과 직교하는 방향으로 연장되는 복수의 제2도전성부재를 형성하는 것을 특징으로 하는 기억장치의 제조방법
  20. 제16항에 있어서, 상기 제1스텝에서는 반도체 기판상을 여러 개의 분리절연막으로 반도체기판상을 구획하고, 상기 각 분리절연막 사이의 상기 반도체기판내에 불순물을 도입하여 불순물 확산층을 형성한 후, 이 불순물확산층의 표면을 실리사이드화하는 것을 특징으로 하는 기억장치의 제조방법
  21. 제16항에 있어서, 상기 제1스텝 전에, 반도체기판상에 게이트전극, 소스영역 및 드레인영역으로 구성되는 MOS 트랜지스터를 형성하는 스텝과, 상기 각 MOS 트랜지스터의 소스영역에 접속되는 복수의 비트선을 형성하는 스텝과, 상기 MOS 트랜지스터 및 반도체기판상에 절연막을 퇴적하는 스텝을 더 구비하고, 상기 제1스텝에서는 상기 기판이 되는 상기 절연막상에 제1도전성부재를 형성함과 동시에, 상기 각 제1도전성부재와 상기 각 MOS 트랜지스터의 드레인영역을 접속하는 콘택트부재를 형성하는 스텝을 더 구비하고 있는 것을 특징으로 하는 기억장치의 제조방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003345A 1995-02-20 1996-02-12 기억장치 및 그 제조방법 KR100186919B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-031.248 1995-02-20
JP3124895 1995-02-20
JP95-031,248 1995-02-20

Publications (2)

Publication Number Publication Date
KR960032685A true KR960032685A (ko) 1996-09-17
KR100186919B1 KR100186919B1 (ko) 1999-04-15

Family

ID=12326077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003345A KR100186919B1 (ko) 1995-02-20 1996-02-12 기억장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US5621247A (ko)
JP (1) JPH08293585A (ko)
KR (1) KR100186919B1 (ko)
CN (1) CN1082249C (ko)
TW (1) TW287313B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644193A (zh) * 2021-06-29 2021-11-12 北京大学 阻变存储器件的制备方法、装置、电子设备和存储介质

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
TW307048B (en) * 1996-11-22 1997-06-01 United Microelectronics Corp High density read only memory structure and manufacturing method thereof
US6268661B1 (en) * 1999-08-31 2001-07-31 Nec Corporation Semiconductor device and method of its fabrication
JPH10242422A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体記憶装置およびその製造方法
DE19815874C2 (de) 1998-04-08 2002-06-13 Infineon Technologies Ag ROM-Halbleiter-Speichervorrichtung mit Implantationsbereichen zur Einstellung eines Kontaktwiderstandes und Verfahren zu deren Herstellung
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
KR100358569B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
AUPQ504300A0 (en) 2000-01-11 2000-02-03 Biorex Health Limited Extraction of flavonoids
JP2001257325A (ja) * 2000-03-08 2001-09-21 Nec Corp 半導体記憶装置及びその製造方法
JP3837993B2 (ja) * 2000-03-21 2006-10-25 日本電気株式会社 電子素子およびそれを用いた記録方法
DE10020128A1 (de) * 2000-04-14 2001-10-18 Infineon Technologies Ag MRAM-Speicher
US6693821B2 (en) * 2001-06-28 2004-02-17 Sharp Laboratories Of America, Inc. Low cross-talk electrically programmable resistance cross point memory
US6531371B2 (en) * 2001-06-28 2003-03-11 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory
AUPR602201A0 (en) * 2001-06-29 2001-07-26 Biorex Health Limited Flavonoid concentrates
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
JP2004260101A (ja) * 2003-02-27 2004-09-16 Rohm Co Ltd 半導体装置の製造方法
US7327448B2 (en) * 2004-07-29 2008-02-05 Optech Ventures Llc Laser-ultrasonic detection of flip chip attachment defects
US7781758B2 (en) * 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9734901B2 (en) * 2004-10-29 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Display device with semiconductor memory cell
KR20060081470A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 박막트랜지스터 기판과 그 제조방법
KR100994866B1 (ko) * 2006-02-09 2010-11-16 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
JP4344372B2 (ja) * 2006-08-22 2009-10-14 シャープ株式会社 半導体記憶装置及びその駆動方法
US8232175B2 (en) * 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
CN101542727B (zh) * 2006-10-16 2011-02-09 松下电器产业株式会社 非易失性存储元件阵列及其制造方法
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US8614432B2 (en) * 2009-01-15 2013-12-24 Hewlett-Packard Development Company, L.P. Crystalline silicon-based memristive device with multiple mobile dopant species
JP2010245102A (ja) * 2009-04-01 2010-10-28 Sharp Corp 半導体装置及びその製造方法
US8716688B2 (en) * 2010-02-25 2014-05-06 The University Of Kentucky Research Foundation Electronic device incorporating memristor made from metallic nanowire
KR101145331B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 저항 메모리 장치
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
CN108899391A (zh) * 2018-06-15 2018-11-27 西安微电子技术研究所 光电耦合器用红外线接收管遮蔽层的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54121685A (en) * 1978-03-14 1979-09-20 Kyushu Nippon Electric Ic and method of fabricating same
US5075249A (en) * 1988-04-04 1991-12-24 Fujitsu Limited Method of making a bic memory cell having contact openings with straight sidewalls and sharp-edge rims
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US5177589A (en) * 1990-01-29 1993-01-05 Hitachi, Ltd. Refractory metal thin film having a particular step coverage factor and ratio of surface roughness
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2806660B2 (ja) * 1991-10-30 1998-09-30 シャープ株式会社 不揮発性記録装置
JP2859481B2 (ja) * 1992-01-20 1999-02-17 シャープ株式会社 不揮発性メモリ装置
KR950011643B1 (ko) * 1992-04-17 1995-10-07 현대전자산업주식회사 반도체장치 및 그 제조방법
JPH0660684A (ja) * 1992-08-07 1994-03-04 Ricoh Co Ltd リード・オンリ・メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644193A (zh) * 2021-06-29 2021-11-12 北京大学 阻变存储器件的制备方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
CN1082249C (zh) 2002-04-03
US5621247A (en) 1997-04-15
JPH08293585A (ja) 1996-11-05
KR100186919B1 (ko) 1999-04-15
CN1136222A (zh) 1996-11-20
TW287313B (ko) 1996-10-01
US5714400A (en) 1998-02-03

Similar Documents

Publication Publication Date Title
KR960032685A (ko) 기억장치 및 그 제조방법
US6724650B2 (en) Semiconductor device having a load less four transistor cell
US6490194B2 (en) Serial MRAM device
US7138687B2 (en) Thin film phase-change memory
JP2000269457A5 (ko)
US6815783B2 (en) Single transistor type magnetic random access memory device and method of operating and manufacturing the same
JP2002299584A (ja) 磁気ランダムアクセスメモリ装置および半導体装置
KR20130036219A (ko) 반도체 메모리 장치 및 반도체 장치
JP3837993B2 (ja) 電子素子およびそれを用いた記録方法
EP0522689A2 (en) Semiconductor memory device using SRAM cells
KR940008099A (ko) 적층 캐패시터 셀을 갖는 반도체 메모리
KR950021666A (ko) 반도체 장치
JP2004342767A (ja) 半導体記憶装置及び半導体装置、並びに携帯電子機器
KR910020911A (ko) 반도체기억장치
CN107154273A (zh) 半导体存储装置
US5455787A (en) Semiconductor memory device
US20120061797A1 (en) Semiconductor device and method of fabricating the same
JPH10163346A (ja) 半導体メモリのパワーライン配線構造
KR20060052166A (ko) 자기 기억장치
JP2006093736A (ja) 電子素子およびこの電子素子を用いた記録方法
US20210098691A1 (en) Memory
KR100443544B1 (ko) 다수의 저항성 강유전성 저장 셀로 이루어진 저장 장치
US6559514B2 (en) Semiconductor memory device having auxiliary conduction region of reduced area
US6757187B2 (en) Integrated magnetoresistive semiconductor memory and fabrication method for the memory
JPS61222254A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20031224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee