KR960030403A - 반도체 장치, 이 장치를 갖는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 신호 처리 시스템 - Google Patents
반도체 장치, 이 장치를 갖는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 신호 처리 시스템 Download PDFInfo
- Publication number
- KR960030403A KR960030403A KR1019960002038A KR19960002038A KR960030403A KR 960030403 A KR960030403 A KR 960030403A KR 1019960002038 A KR1019960002038 A KR 1019960002038A KR 19960002038 A KR19960002038 A KR 19960002038A KR 960030403 A KR960030403 A KR 960030403A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- differential input
- semiconductor device
- differential
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/607—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/20—Analysis of motion
- G06T7/223—Analysis of motion using block-matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/42—Sequential comparisons in series-connected stages with no change in value of analogue signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
- G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10016—Video; Image sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Automation & Control Theory (AREA)
- Multimedia (AREA)
- Algebra (AREA)
- Nonlinear Science (AREA)
- Databases & Information Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Dram (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Static Random-Access Memory (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
캐패시터 수단의 한 단자들은 입력 신호의 정 또는 부 논리를 선택할 수 있는 제1스위치 수단을 거쳐 다입력 단자들에 접속되며, 캐패시터의 다른 단자들은 제2스위치를 거쳐 차동 입력/출력형 센스 증폭기의 제1차동 입력에 공통으로 접속된다. 캐패시터들의 공통 접속부는 차동 입력/출력형 센스 증폭기의 제2차동 입력에 접속되며, 제2차동 입력은 제1차동 입력의 극성에 반대되는 극성을 가져, 비트 수 증가에 기인한 회로 규모 증가를 억제하고 고속 산술 동작을 가능하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로 구성의 예를 설명하는 개략적인 회로도.
Claims (22)
- 캐패시터 수단의 한 단자들은 입력 신호의 정 또는 부 논리를 선택할 수 있는 제1스위치 수단을 거쳐 다입력 단자들에 접속되며, 상기 캐패시터 수단의 다른 단자들은 제2스위치 수단을 거쳐 차동 입력/출력형 센스 증폭기의 제1차동 입력 수단에 공통으로 접속되며, 상기 캐패시터 수단의 상기 공통 접속부는 제3스위치 수단을 거쳐 상기 차동 입력/출력형 센스 증폭기의 제2차동 입력 수단에 접속되며, 상기 제2차동 입력 수단은 상기 제1차동 입력 수단의 극성에 반대되는 극성을 갖는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 제1리세트 스위치 수단은 상기 캐패시터 수단의 상기 공통 접속부에 접속되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 제2 및 제3리세트 수단은 상기 차동 입력/출력형 센스 증폭기의 상기 제1 및 제2차동 입력 수단에 각각 접속되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제1, 제2 및 제3리세트 스위치 수단의 온(ON) 기간은 상기 입력 신호의 정 논리 및 부 논리 중 하나가 상기 제1스위치 수단을 거쳐 상기 각각의 캐패시터 수단의 한 단자에 인가되는 최소한 제1용량 입력단자 리세트 기간과 중첩하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 캐패시터 수단의 공통 접속된 단자와 상기 차동 입력/출력형 센스 증폭기의 상기 제1차동 입력 수단을 접속하는 상기 제2스위치 수단이 온 기간은 상기 제1용량 입력 단자 리세트 기간 동안 인가된 논리에반대되는 논리의 신호가 상기 제1스위치 수단을 거쳐 상기 각각의 캐패시터 수단의 한 단자에 기입되는 최소한 제1입력 신호 전송 기간 후에 개시하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 제2스위치 수단의 상기 온 기간 후에, 상기 캐패시터 수단의 상기 공통 접속 단자는 상기 제1리세트 수단에 의해 다시 리세트되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 캐패시터 수단의 상기 공통 접속 단자와 상기 차동 입력/출력형 센스 증폭기의 상기 제2차동 입력 수단을 접속하는 상기 제3스위치 수단의 온 기간은 상기 제1용량 입력 단자 리세트 기간 동안 인기된 논리와 동일한 논리의 신호가 상기 제1스위치 수단을 거쳐 상기 각각의 캐패시터 수단의 한 단자에 기입되는 최소한 제2입력신호 전송 기간 후에 개시하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 캐패시터 수단의 한 단자들에 신호들을 기입하는 상기 제1입력 신호 전송 기간 동안 상기 제1차동 입력 수단에 의해 유지된 증폭기 입력 전압 1과 상기 제2입력 신호 전송 기간 동안 상기 제2차동 입력 수단에 의해 유지된 증폭기 입력 전압 2간의 차는 상기 차동 입력/출력형 센스 증폭기를 턴 온 함으로써 논리 진폭 레벨까지 증폭되며, 차동 출력들은 다음 단(stage)으로 전송되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 차동 입력/출력형 센스 증폭기는 입력 단 내에 동일 극성을 갖는 트랜지스터들로 구성된 차동 쌍을 갖는 차동 출력형 증폭기이며, 상기 차동 쌍의 입력 전위차에 따른 극성을 갖는 논리 진폭 레벨까지 입력신호를 증폭시킬 수 있는 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서, 상기 차동 출력형 증폭기는 외부 제어 신호에 의해서 턴 온/오프될 수 있으며, 상기 증폭기가 턴 오프되기 전에 이전 산술 동작 결과를 유지하는 기능을 갖는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 차동 입력/출력형 센스 증폭기는 정귀환 효과를 이용하는 래치형 센스 증폭기인 것을 특징으로 하는 반도체 장치.
- 제11항에 있어서, 상기 래치형 센스 증폭기는 외부 제어 신호에 의한 정귀환 효과에 기인하여 증폭 효과를 인에이블링/디스에이블링하는 기능을 갖는 것을 특징으로 하는 반도체 장치.
- 복수의 제1항의 반도체 장치들을 구비하고, 상기 복수의 반도체 장치 중 제1반도체 장치의 출력 및/또는 이의 반전된 출력이 제2반도체 장치에 입력되는 것을 특징으로 하는 반도체 회로.
- 제1항의 반도체 장치 내의 다입력 단자들에 대응하는 상기 캐패시터 수단의 최소 용량을 C로 표시할 때, 상기 공통 접속된 캐패시터 수단의 전체 용량은 실질적으로 상기 최소 용량 C의 기수배인 것을 특징으로 하는 반도체 회로.
- 제13항의 반도체 회로를 사용하여 상관 산술 동작을 수행하는 상관 연산 장치.
- 제1항의 반도체 장치를 포함하여, 상기 반도체 장치에 아날로그 신호를 입력하고, 상기 아날로그 신호에 대응하는 디지털 신호를 출력하는 신호 변환기.
- 제1항의 반도체 장치를 포함하며, 상기 반도체 장치에 디지털 신호를 입력하고, 상기 디지털 신호에 대응하는 아날로그 신호를 출력하는 신호 변환기.
- 제15항의 상관 연산 장치를 포함하는 신호 처리 시스템.
- 제18항에 있어서, 이미지 신호를 입력하기 위한 이미지 입력 장치를 더 포함하는 것을 특징으로 하는 신호 처리 시스템.
- 제18항에 있어서, 정보를 기억시키기 위한 기억 장치를 더 포함하는 것을 특징으로 하는 신호 처리 시스템.
- 제16항의 신호 변환기를 포함하는 신호 처리 시스템.
- 제17항의 신호 변환기를 포함하는 신호 처리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1409395A JPH08204567A (ja) | 1995-01-31 | 1995-01-31 | 半導体装置とこれを用いた半導体回路、相関演算装置、a/d変換器、d/a変換器及び信号処理システム |
JP95-14093 | 1995-01-31 | ||
JP95-014093 | 1995-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960030403A true KR960030403A (ko) | 1996-08-17 |
KR100191451B1 KR100191451B1 (ko) | 1999-06-15 |
Family
ID=11851504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960002038A KR100191451B1 (ko) | 1995-01-31 | 1996-01-30 | 반도체 장치, 이 장치를 갖는 반도체 회로, 상관연산장치,신호변환기,및신호처리시스템 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5926057A (ko) |
EP (1) | EP0725357B1 (ko) |
JP (1) | JPH08204567A (ko) |
KR (1) | KR100191451B1 (ko) |
CN (1) | CN1134564A (ko) |
DE (1) | DE69621662T2 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5951632A (en) * | 1995-10-30 | 1999-09-14 | Canon Kabushiki Kaisha | Parallel signal processing circuit, semiconductor device having the circuit, and signal processing system having the circuit |
JPH09129864A (ja) | 1995-10-30 | 1997-05-16 | Canon Inc | 半導体装置及びそれを用いた半導体回路、相関演算装置、信号処理システム |
JPH1127116A (ja) | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ |
ES2180110T3 (es) * | 1997-11-24 | 2003-02-01 | Weiglhofer Gerhard | Detector de coherencia. |
US6975355B1 (en) | 2000-02-22 | 2005-12-13 | Pixim, Inc. | Multiple sampling via a time-indexed method to achieve wide dynamic ranges |
JP4265038B2 (ja) * | 1999-08-02 | 2009-05-20 | ソニー株式会社 | 画像処理装置 |
KR100383267B1 (ko) * | 2001-02-23 | 2003-05-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 리드 방법 |
US7626847B2 (en) | 2002-10-15 | 2009-12-01 | Sony Corporation | Memory device, motion vector detection device, and detection method |
KR100833397B1 (ko) * | 2005-08-26 | 2008-05-28 | 주식회사 하이닉스반도체 | 데이터 입력 회로 겸용 센싱 회로를 가지는 페이지 버퍼회로 |
JP5318502B2 (ja) * | 2008-09-01 | 2013-10-16 | 新日本無線株式会社 | コンパレータ回路 |
JP2012249068A (ja) * | 2011-05-27 | 2012-12-13 | Toshiba Corp | 演算回路、及びa/d変換器 |
KR20230133409A (ko) * | 2016-08-03 | 2023-09-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치, 촬상 모듈, 전자 기기, 및 촬상 시스템 |
CN112187217A (zh) * | 2019-07-02 | 2021-01-05 | 无锡有容微电子有限公司 | 一种d触发器、非线性相位检测器和数据恢复电路 |
US11374574B2 (en) | 2019-12-27 | 2022-06-28 | Kepler Computing Inc. | Linear input and non-linear output threshold logic gate |
US10944404B1 (en) * | 2019-12-27 | 2021-03-09 | Kepler Computing, Inc. | Low power ferroelectric based majority logic gate adder |
US11296708B2 (en) * | 2019-12-27 | 2022-04-05 | Kepler Computing, Inc. | Low power ferroelectric based majority logic gate adder |
US11018672B1 (en) | 2019-12-27 | 2021-05-25 | Kepler Computing Inc. | Linear input and non-linear output majority logic gate |
US11381244B1 (en) | 2020-12-21 | 2022-07-05 | Kepler Computing Inc. | Low power ferroelectric based majority logic gate multiplier |
US11165430B1 (en) | 2020-12-21 | 2021-11-02 | Kepler Computing Inc. | Majority logic gate based sequential circuit |
US11290111B1 (en) | 2021-05-21 | 2022-03-29 | Kepler Computing Inc. | Majority logic gate based and-or-invert logic gate with non-linear input capacitors |
US11418197B1 (en) | 2021-05-21 | 2022-08-16 | Kepler Computing Inc. | Majority logic gate having paraelectric input capacitors and a local conditioning mechanism |
US11303280B1 (en) * | 2021-08-19 | 2022-04-12 | Kepler Computing Inc. | Ferroelectric or paraelectric based sequential circuit |
US11705905B1 (en) | 2021-12-14 | 2023-07-18 | Kepler Computing, Inc. | Multi-function ferroelectric threshold gate with input based adaptive threshold |
US11664370B1 (en) * | 2021-12-14 | 2023-05-30 | Kepler Corpating inc. | Multi-function paraelectric threshold gate with input based adaptive threshold |
US11652487B1 (en) | 2021-12-23 | 2023-05-16 | Kepler Computing Inc. | Parallel pull-up and pull-down networks controlled asynchronously by majority gate or minority gate logic |
US11855627B1 (en) | 2022-01-13 | 2023-12-26 | Kepler Computing Inc. | Asynchronous consensus circuit using multi-function threshold gate with input based adaptive threshold |
US11757452B1 (en) | 2022-04-20 | 2023-09-12 | Kepler Computing Inc. | OR-and-invert logic based on a mix of majority or minority logic gate with non-linear input capacitors and other logic gates |
US11765908B1 (en) | 2023-02-10 | 2023-09-19 | Kepler Computing Inc. | Memory device fabrication through wafer bonding |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2536922A1 (fr) * | 1982-11-26 | 1984-06-01 | Efcis | Comparateur logique a plusieurs fonctions |
NL8302591A (nl) * | 1983-07-20 | 1985-02-18 | Philips Nv | Vermenigvuldigschakeling met geschakelde capaciteiten circuits. |
FR2599526A1 (fr) * | 1986-05-29 | 1987-12-04 | Centre Nat Rech Scient | Additionneur mos et multiplicateur binaire mos comprenant au moins un tel additionneur |
JPS6481082A (en) * | 1987-09-24 | 1989-03-27 | Fuji Photo Film Co Ltd | Arithmetic circuit |
US5305250A (en) * | 1989-05-05 | 1994-04-19 | Board Of Trustees Operating Michigan State University | Analog continuous-time MOS vector multiplier circuit and a programmable MOS realization for feedback neural networks |
US5341050A (en) * | 1992-03-20 | 1994-08-23 | Hughes Aircraft Company | Switched capacitor amplifier circuit operating without serially coupled amplifiers |
JP3219880B2 (ja) * | 1992-12-22 | 2001-10-15 | 株式会社鷹山 | 乗算回路 |
JP3023434B2 (ja) * | 1993-02-05 | 2000-03-21 | 株式会社鷹山 | スケーラ回路 |
JP3260197B2 (ja) * | 1993-02-16 | 2002-02-25 | 株式会社鷹山 | 加算回路 |
US5514997A (en) * | 1993-04-14 | 1996-05-07 | U.S. Philips Corporation | Inverting delay circuit |
US5331222A (en) * | 1993-04-29 | 1994-07-19 | University Of Maryland | Cochlear filter bank with switched-capacitor circuits |
US5565809A (en) * | 1993-09-20 | 1996-10-15 | Yozan Inc. | Computational circuit |
US5479130A (en) * | 1994-02-15 | 1995-12-26 | Analog Devices, Inc. | Auto-zero switched-capacitor integrator |
-
1995
- 1995-01-31 JP JP1409395A patent/JPH08204567A/ja active Pending
-
1996
- 1996-01-24 US US08/590,505 patent/US5926057A/en not_active Expired - Fee Related
- 1996-01-30 EP EP19960101268 patent/EP0725357B1/en not_active Expired - Lifetime
- 1996-01-30 KR KR1019960002038A patent/KR100191451B1/ko not_active IP Right Cessation
- 1996-01-30 DE DE69621662T patent/DE69621662T2/de not_active Expired - Fee Related
- 1996-01-31 CN CN96101329A patent/CN1134564A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0725357A3 (en) | 1997-07-23 |
DE69621662D1 (de) | 2002-07-18 |
EP0725357B1 (en) | 2002-06-12 |
US5926057A (en) | 1999-07-20 |
EP0725357A2 (en) | 1996-08-07 |
DE69621662T2 (de) | 2002-11-21 |
KR100191451B1 (ko) | 1999-06-15 |
CN1134564A (zh) | 1996-10-30 |
JPH08204567A (ja) | 1996-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960030403A (ko) | 반도체 장치, 이 장치를 갖는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 신호 처리 시스템 | |
KR850003610A (ko) | 반도체 메모리 장치 | |
CA2033020C (en) | C-mos differential sense amplifier | |
JPS5812676B2 (ja) | センス増幅器 | |
KR920008753A (ko) | 반도체 기억장치 | |
KR940016264A (ko) | 부성저항회로와 이를 사용한 슈미트 트리거회로, 센스회로와 이를 사용한 메모리회로, 센스회로를 구성한 데이터선 부하회로, 레벨시프터 및 증폭회로 | |
KR100230609B1 (ko) | 강유전성메모리디바이스감지증폭기용전치증폭기 | |
KR930003149A (ko) | 공통 입출력선을 가지는 데이타 전송회로 | |
JPS61500240A (ja) | 半導体メモリのための改善されたセンスアンプ回路 | |
KR920003311A (ko) | 메모리 장치 | |
KR940007888A (ko) | 반도체 기억장치 | |
KR840005888A (ko) | 반도체 기억장치(半導體記憶置裝) | |
KR850002636A (ko) | 전하전송형 전압증폭부를 가진 반도체 메모리 | |
KR920018756A (ko) | 반도체 기억장치 | |
JPH04258895A (ja) | 半導体記憶装置 | |
KR960030404A (ko) | 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관 연산 장치, 신호 변환기, 및 이 변환기를 사용하는 신호 처리 시스템 | |
US6295240B1 (en) | Controlling a sense amplifier | |
JP2698225B2 (ja) | サンプルホールド回路 | |
KR970076807A (ko) | 반도체 기억장치 | |
US4039860A (en) | Amplifier arrangement for detecting logic signals from a capacitance source | |
US5644547A (en) | Multiport memory cell | |
KR890007299A (ko) | 지연 회로용 판독 회로 | |
KR930024022A (ko) | 반도체 기억 장치 | |
KR970003244A (ko) | 반도체 메모리 장치 | |
KR880011656A (ko) | 레지스터 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20060110 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |