KR920018756A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR920018756A KR920018756A KR1019920003402A KR920003402A KR920018756A KR 920018756 A KR920018756 A KR 920018756A KR 1019920003402 A KR1019920003402 A KR 1019920003402A KR 920003402 A KR920003402 A KR 920003402A KR 920018756 A KR920018756 A KR 920018756A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- switching element
- input
- semiconductor memory
- amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 회로구성도,
제2도는 본 발명의 다른 실시예의 회로구성도.
Claims (4)
- 메모리셀 어레이 중에서 선택회로(2,3)에서 선택한 메모리셀(1)중의 격납 데이타를 데이타선에 독출하고, 독출한 데이타를 상기 데이타선의 도중에 삽입 접속한 복수의 증폭시(7,8;71,72,13,14)를 통하여 입출력단자로 도출하는 반도체 기억장치에 있어서, 상기 증폭기의 입력단 및 출력단 사이에 접속된 바이패스용 스위칭소자 (Tr3, Tr4; Tr31~Tr33, Tr41~Tr43)와;기록시에 상기 스위칭 소자의 제어단에 도통 신호를 인가하여 상기 스위칭 소자를 도통시키고, 상기 스위칭 소자를 바이패스하여 상기 입출력단자를 상기 메모리셀에 직접적으로 접속하는 도통콘트롤신호 출력회로(12;121~123)를 구비하는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 메모리셀 어레이는 각각 복수의 메모리셀을 갖는 복수의 메모리셀 유닛을 구비하고 상기 각 유닛마다 상기 증폭기의 제1단의 제1센스증폭기 (71,72)가 각각 접속되어 있으며 상기 제1단의 증폭기의 복수의 것이 상기 증폭기의 제2단이하의 제2 및 제3센스증폭기(13,14)에 공통적으로 접속되어 있는 것을 특징으로 하는 반도체 기억장치.
- 제1항 또는 제2항에 있어서, 상기 데이타선은 상기 메모리셀에 대하여 상보데이타가 입출력하는 상보데이타 선으로서 구성되는 것을 특징으로 하는 반도체 기억장치.
- 제1항에 있어서. 상기 스위칭소자는 독출에 앞서 각 증폭기의 입출력단을 균일하게 하는 등화용 소자와 공용되고, 상기 도통 곤트롤신호 출력회로는 돌출에 앞서 상기 등화용 소자와 도통신호를 인가하는 등화펄스 발생회로와 공용되는 것을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3037577A JP2509004B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体記憶装置 |
JP91-037577 | 1991-03-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920018756A true KR920018756A (ko) | 1992-10-22 |
KR960001785B1 KR960001785B1 (en) | 1996-02-05 |
Family
ID=12501393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR92003402A KR960001785B1 (en) | 1991-03-04 | 1992-03-02 | Semiconductor memory device |
Country Status (3)
Country | Link |
---|---|
US (1) | US5311469A (ko) |
JP (1) | JP2509004B2 (ko) |
KR (1) | KR960001785B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0579862A1 (de) * | 1992-07-24 | 1994-01-26 | Siemens Aktiengesellschaft | Integrierte Halbleiterspeicheranordnung |
GB9423036D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | An integrated circuit memory device |
US5627789A (en) * | 1995-12-27 | 1997-05-06 | Intel Corporation | Sense amplifier circuitry for differential semiconductor memories |
US5991209A (en) * | 1997-04-11 | 1999-11-23 | Raytheon Company | Split sense amplifier and staging buffer for wide memory architecture |
KR100264075B1 (ko) * | 1997-06-20 | 2000-08-16 | 김영환 | 전하 증폭 비트 라인 센스 앰프 |
JP3494346B2 (ja) * | 1998-03-03 | 2004-02-09 | シャープ株式会社 | 半導体記憶装置およびその制御方法 |
KR100557935B1 (ko) * | 1999-11-30 | 2006-03-10 | 주식회사 하이닉스반도체 | 고감도 데이터 신호 증폭 회로 |
KR100377169B1 (ko) * | 2000-12-28 | 2003-03-26 | 주식회사 하이닉스반도체 | 데이터 버스라인 센스앰프 |
GB2390201A (en) * | 2002-06-27 | 2003-12-31 | Seiko Epson Corp | Charge integrating sense amplifier |
KR100525460B1 (ko) * | 2003-05-23 | 2005-10-31 | (주)실리콘세븐 | 2개의 메모리 블락 사이에 3개의 센스앰프를 가지며,인출과 기입 동작 구간이 분리되는 리프레쉬 동작을수행하는 에스램 호환 메모리 및 그 구동방법 |
JP2005070673A (ja) * | 2003-08-27 | 2005-03-17 | Renesas Technology Corp | 半導体回路 |
KR100519877B1 (ko) * | 2003-12-19 | 2005-10-10 | 삼성전자주식회사 | 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법 |
KR100555568B1 (ko) * | 2004-08-03 | 2006-03-03 | 삼성전자주식회사 | 온/오프 제어가 가능한 로컬 센스 증폭 회로를 구비하는반도체 메모리 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4891792A (en) * | 1987-09-04 | 1990-01-02 | Hitachi, Ltd. | Static type semiconductor memory with multi-stage sense amplifier |
ES2022698B3 (es) * | 1988-02-26 | 1991-12-01 | Ibm | Amplificador de sentido de doble fase para memorias de acceso aleatorias. |
JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
-
1991
- 1991-03-04 JP JP3037577A patent/JP2509004B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-02 KR KR92003402A patent/KR960001785B1/ko not_active IP Right Cessation
- 1992-03-04 US US07/845,654 patent/US5311469A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2509004B2 (ja) | 1996-06-19 |
US5311469A (en) | 1994-05-10 |
JPH0676579A (ja) | 1994-03-18 |
KR960001785B1 (en) | 1996-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950027821A (ko) | 기준전위발생장치 및 그것을 구비한 반도체메모리장치 | |
KR920018756A (ko) | 반도체 기억장치 | |
KR890008851A (ko) | 전기적으로 프로그래밍 가능한 메모리셀의 테스트 방법 및 그 집적회로 | |
KR930003153A (ko) | 반도체집적 회로장치 | |
KR900000904A (ko) | 반도체기억장치와 이것을 이용한 데이터패스(data path) | |
KR910003669A (ko) | 반도체기억장치의 데이터독출회로 | |
KR850002637A (ko) | 반도체 기억장치 | |
KR890010909A (ko) | 반도체 메모리 회로 | |
KR880013172A (ko) | 반도체 메모리 | |
KR900015156A (ko) | 다이나믹 ram의 판독 회로 | |
KR890004332A (ko) | 반도체 기억장치 | |
KR910001744A (ko) | 반도체 기억장치 | |
KR890005742A (ko) | 스테이틱형 반도체 메모리 | |
KR950020703A (ko) | 반도체 기억 장치(Semiconductor Memory Device) | |
KR870009392A (ko) | 반도체 기억장치 | |
KR970063252A (ko) | 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치 | |
KR920017115A (ko) | 반도체기억장치 | |
KR920003311A (ko) | 메모리 장치 | |
KR840005888A (ko) | 반도체 기억장치(半導體記憶置裝) | |
KR920013440A (ko) | 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리 | |
ATE65339T1 (de) | Integrierter halbleiterspeicher. | |
KR880013070A (ko) | 디지탈 신호처리장치 | |
KR920003314A (ko) | 반도체 메모리장치 | |
KR900008520A (ko) | 불휘발성 메모리 | |
KR870009398A (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 17 |
|
EXPY | Expiration of term |