KR960030237A - 강유전체 메모리 장치 및 그 동작 제어 방법 - Google Patents

강유전체 메모리 장치 및 그 동작 제어 방법 Download PDF

Info

Publication number
KR960030237A
KR960030237A KR1019960000022A KR19960000022A KR960030237A KR 960030237 A KR960030237 A KR 960030237A KR 1019960000022 A KR1019960000022 A KR 1019960000022A KR 19960000022 A KR19960000022 A KR 19960000022A KR 960030237 A KR960030237 A KR 960030237A
Authority
KR
South Korea
Prior art keywords
signal line
voltage
ferroelectric
data
memory device
Prior art date
Application number
KR1019960000022A
Other languages
English (en)
Other versions
KR100237267B1 (ko
Inventor
히로키 코이케
토루 키무라
테쯔야 오쯔키
마사히데 다카다
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960030237A publication Critical patent/KR960030237A/ko
Application granted granted Critical
Publication of KR100237267B1 publication Critical patent/KR100237267B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

강유전체를 사용한 불휘발성 메모리 장치에 있어서 종래 문제로 되어 있던 메모리 셀에서 데이터를 판독할 때의 강유전체의 분극 반전 전하이외의 노이즈 전하에 의해서 강유전체 캐퍼시터 양전극간에 충분한 전압이 가해지지 않게 되는 문제를 해결한다.
메모리 셀(101)에서 데이터를 판독할 때 데이터 신호선(12,/12)의 전압 변동을 억제하고 강유전체 캐퍼시터(104)의 양전극간에 확실하게 항전압 이상의 전압을 가하는 수단을 구비하므로서 강유전체 메모리 장치를 안정하게 동작시킨다.

Description

강유전체 메모리 장치 및 그 동작 제어 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예인 데이터 신호선의 전압 변동 억제수단을 부가한 강유전체 메모리 장치의 회로도, 제2도는 본 발명의 제2의 실시예인 데이터 신호선에 커플링 캐패시터를 접속한 강유전체 메모리 장치의 회로도, 제4도는 본 발명의 제3의 실시예인 데이터 신호선에 커플링 캐패시터를 접속한 강유전체 메모리 장치의 회로도, 제13도는 본 발명의 제9의 실시예인 데이터 신호선에 정전압원 또는 정전류원을 접속한 강유전체 메모리 장치의 회로도.

Claims (23)

  1. 강유전체 재료를 사용한 강유전체 캐퍼시터, 데이터의 입출력을 행하는 데이터 신호선, 어드레스 신호에 대응해서 선택되는 선택 신호선, 상기 강유전체 캐퍼시터와 상기 데이터 신호선 간에 설치되고 또한, 상기 선택 신호선에 의해 선택 제어되는 스위치 수단으로 이루며 상기 강유전체 캐퍼시터의 분극 상태를 기억 데이터에 대응시키고 상기 강유전체 캐퍼시터의 양전극간에 영이 아닌 제1의 전압을 가했을때 상기 강유전체 캐퍼시터와 상기 데이터 신호선 간에 흐르는 전류가 상기 강유전체 캐퍼시터와 분극의 상태에 의해 다르다는 것을 이용하고, 상기 전류의 상기 기억 데이터에 의한 차이를 검지하며, 내지는 상기 전류의 차이에 의해서 상기 데이터 신호선상에 나타나는 전압의 차이를 검지하므로서, 기억되었던 데이터의 판독을 행하는 메모리 셀, 상기 복수의 메모리 셀이 접속된 상기 데이터 신호선을, 상기 기억되었던 데이터에 의한 전류의 차이를 검지하는 회로인 전류형 센스앰프 또는 상기 전압의 차이를 검지하는 회로인 전압형 센스앰프에 입력한 단위 메모리 셀 어레이, 상기 단위 메모리 셀 어레이를 복수 배열한 메모리 셀 어레이를 가지며, 상기 선택 신호선을 상기 메모리 셀이 선택 상태로 되는 제2의 전압으로 설정하고, 상기 메모리 셀에서 데이터를 데이터 신호선상에 판독 출력할때, 상기 강유전체 캐퍼시터의 분극에 의한 전류이외의 요인에 의해서 상기 데이터 신호선에 대해서 흘러들어가는 전하를 흡수하는 수단을 구비하며, 상기 강유전체 캐퍼시터의 양전극간에 상기 강유전체 캐퍼시터의 항전계 이상의 전계를 가지는 것을 특징으로 하는 강유전체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 셀이 1개 이상의 강유전체 캐퍼시터와 1개 이상의 트랜지스터로 이루어지는 것을 특징으로 하는 강유전체 메모리 장치.
  3. 제2항에 있어서, 상기 메모리 셀이 1개의 강유전체 캐퍼시터와 1개의 트랜지스터로 되며, 상기 강유전체 캐퍼시터의 제1 및 제2의 단자를, 각각 상기 트랜지스터의 소스 단자 및 플레이트선에 접속하고, 상기 트랜지스터의 드레인 단자를 데이터 신호선에 접속하고, 상기 트랜지스터의 게이트 단자를 선택 신호선에 접속한 것을 특징으로 하는 강유전체 메모리 장치.
  4. 제2항에 있어서, 상기 메모리 셀이, 2개의 강유전체 캐퍼시터와 2개의 트랜지스터로 이루어지며, 제1의 강유전체 캐퍼시터의 제1 및 제2의 단자를, 각각 제1의 트랜지스터의 소스 단자 및 플레이트선에 접속하고, 상기 제1의 트랜지스터의 드레인 단자를 제1의 데이터 신호선에, 게이트 단자를 선택 신호선에 각각 접속하고, 제2의 강유전체 캐퍼시터의 제1 및 제2의 단자를, 각각 제2의 트랜지스터의 소스 단자 및 플레이트선에 접속하고, 상기 제2의 트랜지스터의 드레인 단자를 제2의 데이터 신호선에, 게이트 단자를 선택 신호선에 각각 접속한 것을 특징으로 하는 강유전체 메모리 장치.
  5. 제2항에 있어서, 상기 메모리 셀이, 1개의 강유전체 캐퍼시터와 2개의 트랜지스터로 이루어지며, 상기 강유전체 캐퍼시터의 제1 및 제2의 단자를, 각각 제1 및 제2의 트랜지스터의 소스 단자 접속하고, 상기 제1의 트랜지스터의 드레인 단자를 제1의 데이터 신호선에, 게이트 단자를 선택 신호선에 각각 접속하고, 상기 제2의 트랜지스터의 드레인 단자를 제2의 데이터 신호선에 게이트 단자를 선택 신호선에 각각 접속한 것을 특징으로 하는 강유전체 메모리 장치.
  6. 제1항에 있어서, 상기 메모리 셀이, 복수의 트랜지스터 또는 복수의 트랜지스터와 수동 소자를 조합해서 이루는 플립플롭 회로와, 1개 또는 복수의 강유전체 캐퍼시터로 이루어지는 것을 특징으로 하는 강유전체 메모리 장치.
  7. 제6항에 있어서, 상기 메모리 셀이, 복수의 트랜지스터 또는 복수의 트랜지스터 수동 소자와 조합으로 이루어지는 플립플롭 회로와, 2개의 강유전체 캐패시터로 이루어지며, 상기 플립플롭 회로의 2개의 단자인 데이터 신호선을, 상기 전류형 센스앰프 내지 전압형 센스앰프로 이어지는 신호선쌍에 각각 제1, 제2의 트랜스퍼 게이트를 거쳐서 접속하고, 상기 데이터 신호선을 각각 제3, 제4의 트랜스퍼 게이트를 거쳐서 상기 2개의 강유전체 캐패시터의 각각의 제1의 단자와 접속하고, 상기 제1, 제2의 트랜스터 게이트의 게이트 제어 신호 단자를 선택 신호 선에 접속하고, 상기 제3, 제4의 트랜스퍼 게이트의 게이트 제어 신호 단자를 제어 신호선에 접속하고, 상기 2개의 강유전체 캐패시터 각각의 제2의 단자를 플레이트선에 접속한 것을 특징으로 하는 강유전체 메모리 장치.
  8. 제1 내지 제7항 중의 어느 한 항에 기재된 강유전체 메모리 장치의 동작을 제어하는 방법에 있어서, 상기 강유전체 캐패시터에 기억되고 있는 데이터를 판독 출력할때, 데이터 신호선의 전압을 제3의 전압에 설정하고, 플레이트선의 전압을, 데이터 판독 동작전의 전압인 제4의 전압에서, 제3의 전압과 상이한 제5의 전압으로 구동하고, 선택 신호선의 전압을 메모리 셀이 선택 상태로 되는 제2의 전압으로 설정하고, 강유전체 캐패시터의 제1과 제2의 단자간에 전압차를 발생시키므로서, 상기 데이터 신호선상에, 상기 메모리 셀이 기억하고 있는 데이터에 대응하는 신호를 출력시키는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  9. 제1 내지 제7항 중의 어느 한 항에 기재된 강유전체 메모리 장치의 동작을 제어하는 방법에 있어서, 상기 메모리 셀에 기억되고 있는 데이터를 판독할 때, 데이터 신호선이 전압을 제3의 전압으로 설정하고, 플레이트선의 전압을 일정 전압하며 또한 제3의 전압과 상이한 제6의 전압으로 설정하고, 선택 신호선의 전압을 메모리 셀이 선택 상태로 되는 제2의 전압에 설정하고, 강유전체 캐패시터의 제1과 제2의 단자간에 전압차를 발생시키므로서, 상기 데이터 신호선상에, 상기 메모리 셀이 기억하고 있는 데이터에 대응하는 신호를 출력시키는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  10. 제8 또는 제9항에 있어서, 상기 데이터 신호선에 캐퍼시터의 제1의 단자를 접속하고, 상기 캐퍼시터의 제2의 단자를 제어 신호선에 접속하고, 상기 메모리 셀에서 데이터를 판독할 때, 상기 제어 신호선을 구동하므로서, 데이터 판독 출력시의 데이터 신호선전압 변동을 억제하고, 상기 강유전체 캐패시터의 양전극간에 항전계 이상의 전계를 가하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  11. 제10항에 있어서, 상기 제어 신호선을, 상기 플레이트선과 역의 전압 방향에 구동하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  12. 제10항에 있어서, 상기 제어 신호선을, 상기 제5의 전압에서 상기 제4의 전압으로 구동하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  13. 제10항에 있어서, 상기 캐퍼시터로서, 1개 또는 복수의 상기 강유전체 캐퍼시터를 사용하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  14. 제8 또는 9항에 있어서, 상기 데이터 신호선에, 제1의 제어 신호선에 의해 선택 제어되는 스위치 수단에 캐퍼시터의 제1의 단자를 접속한 회로를 접속하고, 상기 캐퍼시터의 제2의 단자를 제2의 제어 신호선에 접속하고, 상기 메모리 셀에서 데이터를 판독할 때, 상기 제1의 제어신호를 상기 스위치 수단이 선택 상태로 되는 전압으로 설정하고, 상기 제2의 제어 신호선을 구동하므로서, 데이터 판독 시의 데이터 신호선 전압 변동을 억제하고, 상기 강유전체 캐퍼시터의 양전극간에 항전계 이상의 전계를 가하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  15. 제14항에 있어서, 상기 제2의 제어 신호선을, 상기 플레이트선과 역의 전압 방향으로 구동하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  16. 제14항에 있어서, 상기 제2의 제어 신호선을, 상기 제5의 전압에서 상기 제4의 전압으로 구동하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  17. 제14항에 있어서, 상기 캐퍼시터로서, 1개 또는 복수의 상기 강유전체 캐퍼시터를 쓰는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  18. 제14항에 있어서, 상기 스위치 수단에 캐퍼시터의 제1의 단자를 접속한 회로로서, 1개 또는 복수의 상기 메모리 셀을 사용하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  19. 제8항 또는 9항에 있어서, 상기 데이터 신호선에, 제1의 제어 신호선에 의해 선택 제어되는 스위치 수단에 캐퍼시터의 제1의 단자를 접속한 회로를 접속하고, 상기 캐퍼시터의 제2의 단자를, 일정 전압인 제7의 전압으로 유지된 제2의 제어 신호선에 접속하고, 상기 메모리 셀에서 데이터를 판독할 때, 상기 제1의 제어신호를 상기 스위치 수단이 선택 상태로 되는 전압으로 설정하고, 상기 데이터 신호선에서 상기 스위치 수단과 상기 캐퍼시터의 제1의 단자를 접속한 마디점에 전류를 흘려넣는, 또는 상기 스위치 수단과 상기 캐퍼시터의 제1의 단자를 접속한 마디점에서 상기 데이터 신호선으로 전류를 흘려넣으므로서, 데이터 판독시의 데이터 신호선 전압 변동을 억제하고, 상기 강유전체 캐퍼시터의 양전극간에 항전계 이상의 전계를 가하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  20. 제19항에 있어서, 상기 캐퍼시터로서, 1개 또는 복수의 상기 강유전체 캐퍼시터를 사용하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  21. 제19항에 있어서, 상기 스위치 수단에 캐퍼시터의 제1의 단자를 접속한 회로로서, 1개 또는 복수의 상기 메모리 셀을 사용하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  22. 제8 또는 제9항에 있어서, 상기 데이터 신호선에, 제어 신호선에 의해 선택 제어되는 스위치 수단에 정전류원 또는 정전압선을 접속하고, 상기 메모리 셀에서 데이터를 판독할 때, 상기 스위치 수단을 선택 상태로 설정하므로서 데이터 신호선 전압 변동을 억제하고, 상기 강유전체 캐퍼시터의 양전극간에 항전계 이상의 전계를 가하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
  23. 제22항에 있어서, 선택된 메모리 셀에서 데이터를 판독한 후, 전류형 센스앰프 또는 전압형 센스앰프를 활성화하고, 상기 판독한 데이터의 증폭 동작을 행하기전 내지 증폭 동작을 행하고 있는 동안 내지 증폭 동작 완류 후에, 상기 스위치 수단을 비선택 상태로 하는, 복수의 데이터 신호선끼리를 비접속 상태로 하는 것을 특징으로 하는 강유전체 메모리 장치의 동작 제어 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000022A 1995-01-04 1996-01-04 강유전체 메모리 장치 및 그 동작 제어 방법 KR100237267B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-000063 1995-01-04
JP7000063A JP2748873B2 (ja) 1995-01-04 1995-01-04 強誘電体メモリ装置およびその動作制御方法

Publications (2)

Publication Number Publication Date
KR960030237A true KR960030237A (ko) 1996-08-17
KR100237267B1 KR100237267B1 (ko) 2000-01-15

Family

ID=11463743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000022A KR100237267B1 (ko) 1995-01-04 1996-01-04 강유전체 메모리 장치 및 그 동작 제어 방법

Country Status (6)

Country Link
US (1) US5610852A (ko)
EP (1) EP0721190B1 (ko)
JP (1) JP2748873B2 (ko)
KR (1) KR100237267B1 (ko)
DE (1) DE69620654T2 (ko)
TW (1) TW305997B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601928B1 (ko) * 1996-06-10 2006-10-04 삼성전자주식회사 강유전체랜덤액세서메모리의비휘발성유지장치및방법
JP2003078037A (ja) * 2001-09-04 2003-03-14 Nec Corp 半導体メモリ装置
US6954397B2 (en) * 2003-07-24 2005-10-11 Texas Instruments Incorporated Circuit for reducing standby leakage in a memory unit
JP4079910B2 (ja) 2004-05-28 2008-04-23 富士通株式会社 強誘電体メモリ
US7164595B1 (en) * 2005-08-25 2007-01-16 Micron Technology, Inc. Device and method for using dynamic cell plate sensing in a DRAM memory cell
WO2007029320A1 (ja) * 2005-09-07 2007-03-15 Fujitsu Limited 強誘電体メモリ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100294A (ja) * 1981-12-11 1983-06-14 Toshiba Corp 差動形センス回路
JPS6282597A (ja) * 1985-10-08 1987-04-16 Fujitsu Ltd 半導体記憶装置
US4873664A (en) * 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US4888733A (en) * 1988-09-12 1989-12-19 Ramtron Corporation Non-volatile memory cell and sensing method
JPH0713877B2 (ja) * 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
KR930002470B1 (ko) * 1989-03-28 1993-04-02 가부시키가이샤 도시바 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법
US5400275A (en) * 1990-06-08 1995-03-21 Kabushiki Kaisha Toshiba Semiconductor memory device using ferroelectric capacitor and having only one sense amplifier selected
US5031143A (en) * 1990-11-21 1991-07-09 National Semiconductor Corporation Preamplifier for ferroelectric memory device sense amplifier
US5357460A (en) * 1991-05-28 1994-10-18 Sharp Kabushiki Kaisha Semiconductor memory device having two transistors and at least one ferroelectric film capacitor
US5198706A (en) * 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
US5309391A (en) * 1992-10-02 1994-05-03 National Semiconductor Corporation Symmetrical polarization enhancement in a ferroelectric memory cell
JP3278981B2 (ja) * 1993-06-23 2002-04-30 株式会社日立製作所 半導体メモリ
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
JP3191549B2 (ja) * 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
EP0721190A2 (en) 1996-07-10
DE69620654D1 (de) 2002-05-23
JPH08185693A (ja) 1996-07-16
DE69620654T2 (de) 2002-11-28
JP2748873B2 (ja) 1998-05-13
KR100237267B1 (ko) 2000-01-15
EP0721190B1 (en) 2002-04-17
EP0721190A3 (en) 1999-01-20
US5610852A (en) 1997-03-11
TW305997B (ko) 1997-05-21

Similar Documents

Publication Publication Date Title
KR960030239A (ko) 강유전체 메모리 장치 및 그것의 동작 제어 방법
US6643162B2 (en) Ferroelectric memory having a device responsive to current lowering
KR970003265A (ko) 반도체기억장치
KR960030238A (ko) 강유전체 메모리 장치 및 그 동작 제어 방법
KR950027821A (ko) 기준전위발생장치 및 그것을 구비한 반도체메모리장치
KR950001776A (ko) 강유전체 메모리
KR940004645A (ko) 반도체 기억장치
JPH08329686A (ja) 強誘電体記憶装置
KR950030360A (ko) 반도체 기억장치
US6262910B1 (en) Semiconductor memory device having a ferroelectric memory capacitor
KR20010030349A (ko) 비트 라인 전압에 독립적으로 오프셋 전압을 발생시킬 수있는 반도체 메모리 장치
KR890010909A (ko) 반도체 메모리 회로
KR970008622A (ko) 반도체 집직접회로장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR20010100770A (ko) 리프레시 논리 회로를 갖춘 반도체 메모리 장치 및 반도체메모리 장치의 메모리 내용을 리프레시하기 위한 방법
EP1349173B1 (en) Semiconductor memory device and drive method therefor
KR920018756A (ko) 반도체 기억장치
KR960030237A (ko) 강유전체 메모리 장치 및 그 동작 제어 방법
JP3604576B2 (ja) 強誘電体メモリ装置
KR100268947B1 (ko) 비휘발성 강유전체 메모리 및 그의 제어회로
US6885597B2 (en) Sensing test circuit
US6310797B1 (en) Drive method for FeRAM memory cell and drive device for the memory cell
JP2002083496A (ja) 半導体集積回路におけるセンスアンプ回路への基準電位の供給方法、半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器
KR950001773A (ko) 반도체 메모리 장치
JP2001283585A (ja) 集積半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee