KR960025746A - 반도체 메모리장치의 전원승압회로 - Google Patents

반도체 메모리장치의 전원승압회로 Download PDF

Info

Publication number
KR960025746A
KR960025746A KR1019940035330A KR19940035330A KR960025746A KR 960025746 A KR960025746 A KR 960025746A KR 1019940035330 A KR1019940035330 A KR 1019940035330A KR 19940035330 A KR19940035330 A KR 19940035330A KR 960025746 A KR960025746 A KR 960025746A
Authority
KR
South Korea
Prior art keywords
signal
transistor
control signal
generating
power
Prior art date
Application number
KR1019940035330A
Other languages
English (en)
Other versions
KR0142403B1 (ko
Inventor
이재형
석용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940035330A priority Critical patent/KR0142403B1/ko
Priority to US08/551,005 priority patent/US5687128A/en
Publication of KR960025746A publication Critical patent/KR960025746A/ko
Application granted granted Critical
Publication of KR0142403B1 publication Critical patent/KR0142403B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치의 승압전원 발생
2. 발명이 해결하려고 하는 기술적 과제
액티브주기에서 승압전원의 레벨을 항상 목표전압 레벨로 유지함.
3. 발명의 해결 방법의 요지
반도체 메모리장치의 엑티브 전원승압회로에서, 액티브주기신호를 입력하는 수단과, 상기 액티브주기신호 입력시 활성화되어 목표전압의 기준레벨이 설정되며, 입력되는 승압전원의 레벨을 검출하여 상기 목표전압의 레벨보다 낮을 시 활성화되는 발진주기제어신호를 발생하는 수단과, 상기 발진주기제어신호 수신시 활성화되어 발진되는 승압제어신호를 발생하는 수단과, 상기 승압제어신호를 입력하여 승압전원을 발생하는 수단을 구비하여 액티브주기의 승압전원을 항상 안정된 상태로 유지함.
4. 발명의 중요한 용도
반도체 메모리장치에서 액티브 주기에서 안정된 승압전원을 공급

Description

반도체 메모리장치의 전원승압회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 메모리장치에서 액티브모드의 전원승압회로 구성도, 제8도는 제4도 중 승압 전압발생부의 구체회로도.

Claims (17)

  1. 반도체 메모리장치의 액티브 전원승압회로에 있어서, 액티브주기신호를 입력하는 수단과, 상기 액티브주기신호 입력시 활성화되어 목표전압의 기준레벨이 설정되며, 입력되는 승압전원의 레벨을 검출하여 상기 목표전압의 레벨보다 낮을 시 활성화되는 발진주기제어신호를 발생하는 수단과, 발진수단을 구비하며, 상기 발진주기제어신호 수신시 활성화되어 발진되는 승압제어신호를 발생하는 수단과, 상기 승압제어신호를 입력하여 승압전원을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  2. 제1항에 있어서, 상기 발진주기제어신호를 발생하는 수단이, 전원전압과 제1접속노드 사이에 연결되고 게이트전극이 상기 승압전원에 연결되는 제1트랜지스터와, 상기 상기 제1접속노드와 제2접속노드 사이에 연결되고 게이트전극이 상기 액티브주기신호에 연결되는 제2트랜지스터와, 상기 제2접속노드와 접지전압 사이에 연결되며 게이트전극이 상기 승압전원에 연결되는 제3트랜지스터와, 상기 제1접속노드에 연결되며 상기 제1접속노드의 전위에 따라 상기 발진주기제어신호의 논리를 결정하는 수단으로 구성되어, 상기 제2트랜지스터에 의해 목표전압의 기준레벨이 설정되고, 상기 제1트랜지스터 및 제3트랜지스터의 채널저항 변화에 따라 상기 발진주기 제어신호의 논리를 결정하는 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  3. 제2항에 있어서, 상기 제1트렌지스터-제3트랜지스터가 각각 엔모오스트랜지스터인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  4. 제2항에 있어서, 상기 승압제어신호를 발생하는 수단이 링 발생기인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  5. 제4항에 있어서, 승압전원을 발생하는 수단이 이중펌핑회로인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 액티브주기신호가 로우어드레스스트로브신호인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  7. 반도체 메모리장치의 액티브 전원승압회로에 있어서, 액티브주기신호를 입력하는 수단과, 지연수단을 구비하고 상기 액티브주기신호를 입력하며, 상기 액티브주기신호를 상기 지연주기 만큼 연장하여 검출인에이블신호로 발생하는 수단과, 상기 검출인에이블신호 입력시 활성화되어 목표전압의 기준레벨이 설정되며, 입력되는 승압전원의 레벨을 검출하여 상기 목표전압의 레벨보다 낮을 시 활성화되는 발진주기제어신호를 발생하는 수단과, 발진수단을 구비하며, 상기발진주기제어신호 수신시 활성화되어 발진되는 승압제어신호를 발생하는 수단과, 상기 승압제어신호를 입력하여 승압전원을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  8. 제7항에 있어서, 상기 발진주기제어신호를 발생하는 수단이, 전원전압과 제1접속노드 사이에 연결되고 게이트전극이 상기 승압전원에 연결되는 제1트랜지스터와, 상기 제1접속노드와 제2접속노드 사이에 연결되고 게이트전극이상기 액티브주기신호에 연결되는 제2트랜지스터와, 상기 제2접속노드와 접지전압 사이에 연결되며 게이트전극이 상기 승압전원에 연결되는 제3트랜지스터와, 상기 제1접속노드에 연결되며 상기 제1접속노드의 전위에 따라 상기 발진주기제어신호의 논리를 결정하는 수단으로 구성되어, 상기 제2트랜지스터에 의해 목표전압의 기준레벨이 설정되고, 상기 제1트랜지스터 및 제3트랜지스터의 채널저항 변화에 따라 상기 발진주기 제어신호의 논리를 결정하는 것을 특징으로 하는 반도체메모리장치의 전원승압회로.
  9. 제8항에 있어서, 상기 제1트랜지스터-제3트랜지스터가 각각 엔모오스트랜지스터인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  10. 제8항에 있어서, 상기 검출인에이블신호를 발생하는 수단이, 상기 액티브주기신호를 입력하여 지연하는 수단과, 상기 액티브주기신호와 상기 지연된 액티브주기신호를 논리조합하여 상기 지연주기 만큼 상기 액티브주기신호를연장하여 검출인에이블신호로 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  11. 제10항에 있어서, 상기 검출인에이블신호를 발생하는 수단이, 상기 검출인에이블신호와 셀프리플레시모드신호를 논리조합하여 상기 셀프리플레시모드신호 수신시 상기 검출인에이블신호를 비활성화시키는 수단을 더 구비한 것을특징으로 하는 반도체 메모리장치의 전원승압회로.
  12. 제11항에 있어서, 상기 승압제어신호를 발생하는 수단이 링 발생기인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  13. 제12항에 있어서, 승압전원을 발생하는 수단이 이중펌핑회로인 것을 특징으로 하는 반도체 메모리장치의전원승압회로.
  14. 제7항 내지 제13항 중의 어느 한 항에 있어서, 상기 액티브주기신호가 로우어드레스스트로브신호인 것을특징으로 하는 반도체 메모리장치의 전원승압회로.
  15. 반도체 메모리장치의 액티브 전원승압회로에 있어서, 로우어드레스스트로브신호를 액티브주기신호를 입력하여 마스터클럭을 발생하는 수단과, 지연수단을 구비하고 상기 마스터클럭 및 셀프리플레시모드신호를 수신하며, 상기지연주기 만큼 상기 액티브주기신호를 연장하여 검출인에이블신호로 발생하며, 셀프리플레시모드신호가 활성화될 시 상기검출인에이블신호를 비활성화시키는 수단과, 상기 검출인에이블신호 입력시 활성화되어 목표전압의 기준레벨이 설정되며,입력되는 승압전원의 레벨을 검출하여 상기 목표전압의 레벨보다 낮을 시 활성화되는 발진주기제어신호를 발생하는 수단과, 발진수단을 구비하며, 상기 발진주기제어신호 수신시 활성화되어 발진되는 승압제어신호를 발생하는 수단과, 상기 승압제어신호를 입력하여 승압전원을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
  16. 제15항에 있어서, 상기 발진주기제어신호를 발생하는 수단이, 전원전압과 제1접속노드 사이에 연결되고 게이트전극이 상기 승압전원에 연결되는 제1트랜지스터와, 상기 제1접속노드와 제2접속노드 사이에 연결되고 게이트전극이 상기 액티브주기신호에 연결되는 제2트랜지스터와, 상기 제2접속노드와 접지전압 사이에 연결되며 게이트전극이 상기승압전원에 연결되는 제3트랜지스터와, 상기 제1접속노드에 연결되며 상기 제1접속노드의 전위에 따라 상기 발진주기제어신호의 논리를 결정하는 수단으로 구성되어, 상기 제2트랜지스터에 의해 목표전압의 기준레벨이 설정되고, 상기 제1트랜지스터 및 제3트랜지스터의 채널저항 변화에 따라 상기 발진주기 제어신호의 논리를 결정하는 것을 특징으로 하는 반도체메모리장치의 전원승압회로.
  17. 제16항에 있어서, 상기 제1트랜지스터-제3트랜지스터가 각각 엔모오스트랜지스터인 것을 특징으로 하는 반도체 메모리장치의 전원승압회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035330A 1994-12-20 1994-12-20 반도체 메모리장치의 전원승압회로 KR0142403B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940035330A KR0142403B1 (ko) 1994-12-20 1994-12-20 반도체 메모리장치의 전원승압회로
US08/551,005 US5687128A (en) 1994-12-20 1995-10-31 Power supply voltage boosting circuit of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035330A KR0142403B1 (ko) 1994-12-20 1994-12-20 반도체 메모리장치의 전원승압회로

Publications (2)

Publication Number Publication Date
KR960025746A true KR960025746A (ko) 1996-07-20
KR0142403B1 KR0142403B1 (ko) 1998-07-15

Family

ID=19402435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035330A KR0142403B1 (ko) 1994-12-20 1994-12-20 반도체 메모리장치의 전원승압회로

Country Status (2)

Country Link
US (1) US5687128A (ko)
KR (1) KR0142403B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796782B1 (ko) * 2005-12-13 2008-01-22 삼성전자주식회사 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법
US8212607B2 (en) 2009-12-29 2012-07-03 SK Hynix Inc. Internal voltage generator and method of generating internal voltage

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로
US5784326A (en) * 1997-06-04 1998-07-21 Holtek Microelectronics Inc. Voltage raising device
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
KR100378690B1 (ko) 1998-07-21 2003-06-12 주식회사 하이닉스반도체 대기전류를감소시킨반도체메모리용고전원발생장치
KR100555460B1 (ko) * 1998-12-18 2006-04-21 삼성전자주식회사 승압회로 및 그 구동방법
KR100308502B1 (ko) 1999-06-29 2001-11-01 박종섭 고전압 발생장치
KR100404001B1 (ko) 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로
EP1564031B1 (en) 2004-02-17 2008-03-12 Sumitomo Rubber Industries, Ltd. Side-reinforcing rubber composition and run flat tire using the same
KR100725380B1 (ko) * 2005-07-28 2007-06-07 삼성전자주식회사 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
JP2007103863A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体デバイス
KR100861303B1 (ko) * 2007-05-15 2008-10-01 주식회사 하이닉스반도체 내부 전압 발생 회로 및 그를 포함하는 반도체 메모리 장치
US20110199039A1 (en) * 2010-02-17 2011-08-18 Lansberry Geoffrey B Fractional boost system
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3942047A (en) * 1974-06-03 1976-03-02 Motorola, Inc. MOS DC Voltage booster circuit
US5245582A (en) * 1987-10-27 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Memory card circuit with power-down control of access buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796782B1 (ko) * 2005-12-13 2008-01-22 삼성전자주식회사 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법
US8212607B2 (en) 2009-12-29 2012-07-03 SK Hynix Inc. Internal voltage generator and method of generating internal voltage

Also Published As

Publication number Publication date
KR0142403B1 (ko) 1998-07-15
US5687128A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
KR960025746A (ko) 반도체 메모리장치의 전원승압회로
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
KR970017680A (ko) 반도체 메모리 장치
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR950002234A (ko) 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로
KR960025745A (ko) 반도체 메모리장치의 비트라인 감지회로
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
KR960038967A (ko) 반도체 메모리장치의 기판 전압 제어회로
KR970051107A (ko) 내부전원전압 공급장치
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR970051272A (ko) 로오 디코더 및 컬럼 디코더 회로
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR960025707A (ko) 반도체메모리소자의 활성싸이클에서 사용되는 승압회로
KR960043523A (ko) 클램프기능을 가지는 데이타 출력버퍼
KR960025706A (ko) 전력소모를 절감하기 위한 직류전압 발생회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR970008160A (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR960032904A (ko) 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로
KR970017591A (ko) 반도체 메모리장치의 백바이어스전압 제어방법
KR970053974A (ko) 전압 발생 회로 및 반도체 장치
KR970003189A (ko) 복수의 접지전원을 갖는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee