KR0172337B1 - 반도체 메모리장치의 내부승압전원 발생회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

본 발명은 반도체 메모리 장치의 내부 승압전원 발생회로에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 액티브 동작시 소모되는 승압전압을 공급하기 위하여 액티브시 승압전압 레벨을 검출하여 액티브 킥커회로를 동작시키며, 로우어드레스스트로우브 신호 RAS의 긴 지연시간을 가지는 tRAS 조건에서 누설(Leak)에 의한 승압전압 레벨이 낮아지는 경우를 보상하기 위하여, 액티브 검출기의 출력을 받아들여 메인펌프를 동작시키는 내부 승압전원 발생회로를 제공한다.

3. 발명의 해결방법의 요지

본 발명은 반도체 메모리 장치의 내부 승압전원 발생회로에 있어서, 제1검출기와, 발진회로와, 메인펌프와, 제2검출기를 포함한다.

4. 발명의 중요한 용도

본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리장치의 내부승압전원 발생회로

제1도는 종래 기술에 따른 내부 승압전원 발생회로의 실시예도.

제2도는 제1도의 동작 타이밍도.

제3도는 제1도의 액티브 승압전압 제어회로의 구체적인 회로도.

제4도는 종래 기술에 따른 액티브 승압전압 제어신호의 라이징 에지(Rising Edge)에서 전압펌핑하는 액티브 킥커회로의 구체적인 회로도.

제5도는 종래 기술에 따른 액티브 승압전압 제어신호의 폴링 에지를 받아서 전압펌핑하는 액티브 킥커회로의 구체적인 회로도.

제6도는 본 발명에 따른 내부 승압전원 발생회로의 구성블록도.

제7도는 제6도의 동작 타이밍도.

제8도는 본 발명에 따른 승압전압 검출기의 일실시예도.

제9도는 본 발명에 따른 발진회로의 실시예도.

제10도는 본 발명에 다른 메인펌프의 실시예도.

제11도는 본 발명에 따른 승압전압 검출인에이블 제어신호 및 승압전압 래치제어신호 발생회로의 구체적인 회로도.

제12도는 본 발명에 따른 승압전압 검출기의 다른 실시예도.

제13도는 본 발명에 따른 래치신호 발생회로의 구체적인 회로도.

제14도는 본 발명에 따른 신호 PAKEF 발생회로의 구체적인 회로도.

제15도는 본 발명에 따른 래치지연신호 발생회로의 구체적인 회로도.

제16도는 본 발명에 따른 신호 PAKES 발생회로의 구체적인 회로도.

제17도는 본 발명에 따른 승압전압 발생회로의 실시예도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 안정된 전원 전압을 내부회로에 공급하기 위한 내부 승압전원 발생회로에 관한 것이다.

최근들어, 반도체 메모리의 고집적화와 저전력화 추세에 따라서 워드라인 인에이블을 위하여 내부 승압전원 발생기인 VPP 발생기의 사용이 늘어나고 있다. 저전압 동작에서는 승압전압 VPP 레벨을 사용하여 외부공급 전압과 엔모오스 트랜지스터의 문턱전압의 합 VCC+VTN 이상의 전압으로 워드라인(Word Line)을 인에이블(Enable)시켜줌으로써 메모리 셀(Memory Cell)에 데이터 '1'의 리이드(read) 또는 라이트(write)가 가능해진다.

종래 기술에서는 반도체 메모리 장치에 공급되는 외부공급전압 VCC보다 높은 승압전압 VPP를 만들고, 승압전압 VPP레벨이 소모하는 전하를 공급하기 위하여 승압전압 VPP 검출기를 이용하여 검출된 승압전압 VPP 레벨이 일정레벨보다 낮으면 승압전압 VPP 메인펌프(main pump)를 동작시켜서 전하를 공급하는 방식을 사용해 왔다. 그러나 메인펌프에서 공급하는 전하량은 액티브 싸이클(Active Cycle)에서는 충분하지 못하기 때문에, 액티브 싸이클시에는 로우어드레스스트로우브(Row Address Strobe)신호 RAS의 인에이블을 받아들여서 액티브 킥커(Active Kicker)를 동작시켜서 전하를 공급한다. 그런데 이때 공급되는 전하량은 소모되는 전하량을 예측하여 결정되어지므로 예상치와 실제 워드라인 인에이블에 사용되는 전하량이 차이가 나게되는 경우, 승압전압 VPP레벨이 목표(target)레벨보다 높거나 낮게 되는 문제점이 발생한다.

제1도는 종래 기술에 따른 내부 승압전원 발생회로의 실시예도이다.

제1도를 참조하면, 구성은 로우어드레스스트로우브 신호 RASB의 입력에 응답하여 마스터 클럭(Master Clock) PR을 발생하는 마스터 클럭 발생기1과, 상기 마스터 클럭 PR의 입력에 응답하여 액티브 승압전압 VPP 제어신호 PAKE를 발생하는 액티브 VPP 제어회로 2와, 상기 액티브 VPP 제어신호 PAKE의 입력에 응답하여 액티브 승압전압 VPP를 발생시키는 제1액티브 VPP 발생기 3 및 제2액티브 VPP 발생기 4로 구성되어 있다.

제2도는 제1도의 동작 타이밍도이다. 제2도를 참조하면, 상보로우어드레스스트로우브 신호 RASB가 논리 로우(Low)로 인에이블되면 이에 따라 마스터 클럭 발생기로부터 마스터 클럭 PR이 소정시간 후 논리 하이(High)로 인에이블이 되고, 이에 따라 액티브 VPP 제어회로로부터 발생된 액티브 VPP 제어신호 PAKE가 소정시간 후 논리 하이로 인에이블된다.

제3도는 제1도의 액티브 승압전압 제어회로의 구체적인 회로도이다. 제3도를 참조하면, 구성은 입력단이 마스터 클럭 발생기 1의 출력단에 접속된 인버터체인 3으로 구성되어 있다. 상기 마스터 클럭 발생기로부터 발생된 마스터 클럭 PR을 입력으로 하여 인버터체인 3을 통하여 소정시간 지연하여 액티브 승압전압 제어신호 PAKE가 발생된다.

제4도는 종래 기술에 따른 액티브 승압전압 제어신호의 라이징 에지(Rising Edge)에서 전압펌핑하는 액티브 킥커회로의 구체적인 회로도이다. 제4도를 참조하면, 구성은 상기 액티브 승압전압 제어신호 PAKE을 입력으로 하며 인버터체인 3과 직렬연결된 펌핑캐패시터 12와, 상기 액티브 승압전압 제어신호 PAKE를 입력으로 하며 인버터 4와 직렬연결된 펌핑캐패시터 7과, 외부공급전압 VCC 단자와 제1노드(Node) 5사이에 다이오드 접속된 엔모오스 트랜지스터 8과, 상기 엔모오스 트랜지스터 8의 소오스(Source)에 게이트(Gate) 및 드레인(Drain)이 접속되고 제2노드 6에 소오스가 접속되어 상기 펌핑캐패시터 7의 승압된 전압과 상기 엔모오스 트랜지스터 8을 통한 외부공급전압 VCC를 합친 전압레벨을 전달하는 엔모오스 트랜지스터 10과, 상기 외부공급전압 VCC 단자와 상기 제2노드 6사이에 다이오드 접속된 엔모오스 트랜지스터 9와, 상기 제2노드 6에 드레인이 접속되고 게이트가 상기 펌핑캐패시터 12에 접속되어 게이팅되며 승압전압 VPP를 출력하는 엔모오스 트랜지스터 11로 구성되어 있다. 동작을 살펴보면, 상기 액티브 승압전압 제어신호 PAKE가 논리 로우이면 상기 펌핑캐패시터 7이 승압되어 제1노드 5의 전압이 상승하고, 상기 엔모오스 트랜지스터 10을 통하여 제2노드 6의 전압을 상승시킨다. 이때 제2노드 6의 전압은 제1노드 5의 전압보다 문턱전압 VTN만큼 낮다. 엔모오스 트랜지스터 8, 9는 제1 및 제2노드 5, 6을 승압 이전에 선충전(precharge)시켜 준다. 상기 액티브 승압전압 제어신호 PAKE가 논리 하이가 되면 상기 펌핑캐패시터 12를 승압시키면, 제2노드 6의 전압이 상승된다.이어서 제2노드 6의 상승된 전압은 엔모오스 트랜지스터 11을 통하여 문턱전압 VTN만큼 전압이 낮아져서 승압전압 VPP단자로 전달된다.

제5도는 종래 기술에 따른 액티브 승압전압 제어신호의 폴링 에지(Falling Edge)를 받아서 전압펌핑하는 액티브 킥커회로의 구체적인 회로도이다. 제5도를 참조하면, 구성은 상기 제4도의 회로에 액티브 승압전압 제어신호 PAKE가 입력되는 부분에 인버터 14를 추가한 구성이므로 구성설명은 하지 않기로 한다. 동작을 살펴보면, 인버터 14에 의해 상기 제4도의 회로와 반대위상을 가지며 동작하므로 상기 액티브 승압전압 제어신호 PAKE가 논리 하이일 때 노드 6이 선충전되고 상기 신호 PAKE가 논리 로우일 때 노드6이 승압되어 승압전압 VPP 단자로 전하를 공급하게 된다.

따라서, 본 발명의 목적은 액티브 동작시 소모되는 승압전압을 공급하기 위하여 액티브시 승압전압 레벨을 검출하여 액티브 킥커회로를 동작시키며, 로우어드레스스트로우브 신호 RAS의 긴 지연시간을 가지는 tRAS조건에서 누설(Leak)에 의한 승압전압 레벨이 낮아지는 경우를 보상하기 위하여, 액티브 검출기의 출력을 받아들여 메인펌프를 동작시키는 내부 승압전원 발생회로를 제공함에 있다.

상기 목적을 달성하기 위한 기술적 사상은, 반도체 메모리 장치의 내부 승압전원 발생회로에 있어서, 스탠바이상태에서 승압전압의 레벨을 검출하여 메인펌프의 구동여부를 결정하는 제1검출기와, 상기 제1검출기의 출력단에 입력단이 접속되어 상기 제1검출기의 출력을 입력으로 하여 일정주기의 신호를 발생시키는 발진회로와, 상기 발진회로의 출력에 의해 구동되어 승압전압의 레벨을 만드는 메인펌프와, 칩 마스터 클럭과 승압전압을 입력으로 하여 상기 제1검출기와 액티브 킥커의 동작을 제어하는 제2검출기를 가지는데 있다.

이하 본 발명의 바람직한 실시예들 제6도-제17도의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제6도는 본 발명에 따른 내부 승압전원 발생회로의 구성블록도이다.

제6도를 참조하면, 구성은 제1부와 제2부로 구성되며, 제1부는 승압전압 VPP을 입력으로 하는 제1검출기 15와 제1검출기의 출력단과 입력단이 접속된 발진회로(Oscillator) 16과, 상기 발진회로 16의 출력단에 입력단이 접속된 메인펌프 17로 구성되어 있다. 그리고 제2부는 상기 승압전압 VPP 및 상기 마스터 클럭 PR을 두입력으로 하고 승압전압 검출신호 VPPDET를 상기 제1검출기 15로 출력하고 또하나의 승압전압 검출신호 VPPDETA를 출력하는 제2검출기 18과, 상기 제2검출기 18의 출력단과 입력단이 접속되며 상기 승압전압 검출신호 VPPDETA를 입력으로 하여 래치신호 PNAKE를 발생시키는 PNAKE 발생기 19와, 상기 래치신호 PNAKE를 입력으로 하여 소정시간 지연하는 래치지연신호 PNAKED 발생시키는 PNAKED 발생기 20과, 상기 래치신호 PNAKE 및 상기 마스터 클럭 PR을 입력으로 하여 신호 PAKEF를 발생시키는 PAKEF발생기 21과, 상기 마스터 클럭 PR 및 래치지연신호 PNAKED를 입력으로 하여 짧은 펄스신호 PAKES를 발생시키는 PAKES 발생기 22와, 일측이 상기 신호 PAKEF발생기 21과 접속되고 타측이 승압전압 VPP 단자에 접속되어 승압전압 VPP를 발생시키는 제1액티브 킥커 23과, 일측이 상기 PAKES 발생기 22와 접속되고 타측이 상기 승압전압 VPP단자에 접속되어 승압전압 VPP를 발생시키는 제2액티브 킥커 24로 구성되어 있다. 상기 제1부와 제2부는 제2부에서 발생하여 제1부로 들어가는 상기 승압전압 검출신호 VPPDET에 의해 연결된다. 제1부와 제2부의 동작 타이밍도는 제7도에 나타나 있다. 제7도는 제6도의 동작 타이밍도이다. 상기 제6도를 참조하여 제7도를 설명하면, 제1부의 동작은 다음과 같다. 승압전압 VPP 레벨이 목표전압레벨보다 낮으면 상기 제6도의 제1검출기 15의 출력인 승압전압 발진인에이블 신호 VPPOSCE가 논리 하이가 되어 상기 발진회로 16을 동작시키고 이때 발생되는 펄스(Pulse)형태의 승압전압 드라이브 신호 VPPDRV가 메인펌프 17을 구동하여 승압전압 VPP 단자에 전하를 공급한다.

제8도는 본 발명에 따른 승압전압 검출기의 일실시예도이다. 제8도를 참조하면, 구성은 승압전압 VPP가 게이트로 인가되는 엔모오스 트랜지스터 20, 40과, 외부공급전압 VCC 단자에 소오스가 접속되고 접지전압 VSS단자에 게이트가 접속되며 상기 엔모오스 트랜지스터 20의 드레인에 드레인이 접속된 피모오스 트랜지스터 10과, 상기 엔모오스 트랜지스터 40의 드레인에 소오스가 접속되며 상기 외부공급전압 VCC단자에 게이트가 접속된 엔모오스 트랜지스터 30과, 상기 엔모오스 트랜지스터 20의 소오스와 상기 엔모오스 트랜지스터 30의 드레인이 접속된 노드 15와, 상기 노드 15에 게이트가 접속되고 각각 일측이 외부공급전압 VCC 단자와 접지전압 VCC단자에 접속된 피모오스 트랜지스터 50 및 엔모오스 트랜지스터 60과, 상기 피모오스 트랜지스터 50의 드레인과 상기 엔모오스 트랜지스터 60의 드레인이 접속된 노드 25와, 상기 노드 25가 입력단에 접속된 인버터 5와, 상기 인버터 5의 출력단에 일입력단이 접속되며 상기 승압전압 검출신호 VPPDET를 입력으로 하여 반전신호를 출력하는 인버터 7의 출력단자에 다른 입력단이 접속되어 반전논리곱하여 승압전압 발진인에이블 신호 VPPOSCE를 출력하는 낸드게이트(NAND GATE) 26로 구성되어 있다. 동작을 살펴보면, 승압전압 VPP가 목표전압레벨보다 낮으면 노드 25는 논리 하이가 되며 상기 승압전압 발진인에이블 신호 VPPOSCE는 논리 하이가 된다. 또한 상기 제6도에서의 제2부의 제2검출기 18에서 발생된 승압전압 검출신호 VPPDET도 제1부의 발진회로 16을 동작시키는데 이용되는데 상기 낸드게이트 26은 승압전압 검출신호 VPPDET가 논리 하이일때도 따라서 논리 하이가 된다.

제9도는 본 발명에 따른 발진회로의 실시예도이다. 제9도를 참조하면, 상기 승압전압 발진인에이블 신호 VPPOSCE가 게이트에 입력되고 외부공급전압 VCC단자에 소오스가 접속된 피모오스 트랜지스터 10과, 상기 승압전압 발진인에이블 신호 VPPOSCE가 게이트에 입력되고 접지전압 VSS 단자에 소오스가 접속되며 드레인이 인버터체인 3에 접속된 엔모오스 트랜지스터 20과, 상기 엔모오스 트랜지스터 10의 드레인과 입력단과 출력단이 공통접속되는 인버터체인 3과, 상기 인버터체인 3의 짝수개의 일부분의 인버터의 출력단이 접속되어 승압전압 드라이버 신호를 출력하는 인버터 5로 구성되어 있다. 동작을 살펴보면, 상기 승압전압 발진인에이블 신호 VPPOSCE가 논리 하이이면 링 발진회로(Ring Oscillator)가 동작하여, 상기 승압전압 드라이브 신호 VPPDRV가 펄스 형태로 발생된다. 제10도는 본 발명에 따른 메인펌프의 실시예도이다. 제10도를 참조하면, 상기 제4도의 구성과 동작이 동일하다. 상기 승압전압 드라이브 신호 VPPDRV의 라이징 에지에서 승압전압 VPP단자로 전하를 공급한다.

상기 제6도에 나타난 제2부의 동작은 다음과 같다. 제11도는 본 발명에 따른 승압전압 검출인에이블 제어신호 및 승압전압 래치제어신호 발생회로의 구체적인 회로도이다. 제11도를 참조하면, 구성은 상기 마스터 클럭 PR을 입력으로 하여 소정시간 지연된 신호를 출력하는 인버터 2개로 구성된 인버터체인 3과, 상기 마스터 클럭 PR 및 이의 지연신호를 두 개의 입력으로 하여 반전논리합한 출력신호를 출력하는 제1노아게이트(NOR GATE)10과, 상기 제1노아게이트 10의 출력단에 입력단이 접속되어 승압전압 검출인에이블 신호 PVPPDETE를 출력하는 인버터 7과, 상기 마스터 클럭 PR을 입력으로 하여 소정시간 지연된 신호를 출력하는 인버터 4개로 구성된 인버터체인 5와, 상기 마스터 클럭 PR 및 이의 지연신호를 두 개의 입력으로 하여 반전논리합한 출력신호를 출력하는 제2낸드게이트 20과, 상기 제2낸드게이트 20의 출력단과 입력단이 접속되어 승압전압 래치제어신호 PVPPLATCH를 출력하는 인버터 9로 구성되어 있다. 상기 마스터 클럭 PR이 상기 신호 PVPPDETE와 상기 신호 PVPPLATCH를 생성하는데 있어서 상기 신호들은 쇼트 펄스의 형태를 가지게 된다. 또한 상기 신호 PVPPDETE는 액티브 검출인에이블 신호로서 사용되며 상기 신호 PVPPLATCH는 상기 승압전압 검출신호 VPPDETA의 래치(Latch)를 위하여 전송게이트 예를들면 패스 트랜지스터(Pass Transistor)를 턴-온, 턴-오프(Turn-on, Turn-off)시켜주는 역할을 한다.

제12도는 본 발명에 따른 승압전압 검출기의 다른 실시예도이다. 제12도를 참조하면 구성은 상기 제8도와 유사하나 다른 부분은 상기 제8도의 구성에 추가된 스위치 역할을 하는 인버터 7 및 전송게이트 15와, 상기 전송게이트 15의 출력단과 입력단이 접속되며 인버터체인으로 구성되어 출력신호를 래치하기 위한 래치회로 9와, 상기 래치회로 9의 출력단과 입력단이 접속되어 반전하여 승압전압 검출신호 VPPDETA를 출력하기 위한 인버터 11과, 상기 인버터 11의 출력단과 일입력단이 접속되며 상기 인버터 5의 출력단과 다른 입력단이 접속되어 논리곱 로직으로 승압전압 검출신호 VPPDET를 출력하는 낸드게이트 26 및 인버터 28로 구성된 부분이다. 동작을 살펴보면, 승압전압 VPP 레벨이 낮으면 노드 27이 논리 하이가 되고 상기 승압전압 검출신호 VPPDETA 는 논리 하이가 된다. 상기 승압전압 검출신호 VPPDETA는 승압전압 래치제어신호 PVPPLATCH가 논리 로우가 되어도 래치회로 9에 의해 논리 하이를 유지하며, 상기 신호 VPPDET는 상기 신호 PVPPLATCH가 논리 로우가 되면 즉, 마스터 클럭 PR이 논리 로우가 되면 따라서 논리 로우가 된다.

제13도는 본 발명에 따른 래치신호 발생회로의 구체적인 회로도이다. 제13도를 참조하면, 승압전압 검출신호 VPPDETA 및 마스터 클럭 PR을 입력으로 하여 상기 두 신호로서 선택적인 게이팅을 하는 전송게이트 28과, 상기 전송게이트 28의 출력단에 입력단이 접속되어 선택적인 신호를 입력받아 그 신호를 래치하여 출력하는 두 개의 인버터로 이루어진 래치회로10과, 상기 래치회로 10의 출력단과 입력단이 접속되며 상기 승압전압 검출신호 VPPDETA 및 마스터 클럭 PR에 의해 게이팅 제어되어 선택적인 신호를 출력하는 전송게이트 29와, 상기 전송게이트 29의 출력단과 입력단이 접속되며 상기 전송게이트 29의 선택된 출력신호를 래치하여 래치신호 PNAKE를 출력하는 래치회로 20으로 구성되어 있다. 동작을 살펴보면, 상기 승압전압 검출신호 VPPDETA는 마스터 클럭 PR이 논리 로우인 경우, 전송게이트 28이 온(on)되고, 전송게이트 29가 오프(off)되어 노드 30에 래치되며 다음 액티브 싸이클(Active Cycle)에서 상기 마스터 클럭 PR이 논리 하이가 되면 상기 전송게이트 29이 오프되고 상기 전송게이트 29가 온되어 노드 31에 래치된다. 이는 검출 싸이클과 펌핑 싸이클을 분리하여서 검출한 싸이클에서 펌핑할 때 짧은 싸이클에서 발생하는 문제점인 펌핑 시간이 짧아지는 단점을 해결하기 위하여 검출 싸이클 다음 싸이클에서 펌핑을 하기 위함이다.

제14도는 본 발명에 따른 신호 PAKEF 발생회로의 구체적인 회로도이다. 제14도를 참조하면, 구성은 마스터 신호 PR 및 래치신호 PNAKE를 두 개의 입력으로 하여 반전논리곱한 출력신호를 출력하는 낸드게이트 10과, 상기 낸드게이트 10의 출력단에 입력단이 접속되어 소정시간 지연하고 반전하는 인버터체인 5와, 상기 인버터체인 5의 출력단에 일입력단이 접속되며 상기 낸드게이트 1O의 출력단에 다른 입력단이 접속되어 상기 두 개의 입력을 반전논리합하여 신호 PAKEF를 출력하는 노아게이트 20으로 구성되어 있다. 상기 13도에서의 과정을 거쳐 상기 래치신호 PNAKE가 생성되면 상기 신호 PNAKE는 검출 다음 싸이클에서 마스터 클럭 PR과 조합하여 상기 신호 PAKEF를 발생시키는데 이 신호 PNAKEF의 폭은 제2싸이클의 상보로우어드레스스트로우브 신호 RASB의 인에이블 시간이다.

제15도는 본 발명에 따른 래치지연신호 발생회로의 구체적인 회로도이다. 제15도를 참조하면, 래치신호 PNAKE를 입력으로 하여 소정시간 지연하여 래치지연신호 PNAKED를 출력하기 위한 인버터체인 3으로 구성되어 있다. 제16도는 본 발명에 따른 신호 PAKES 발생회로의 구체적인 회로도이다. 제16도를 참조하면, 구성은 마스터 신호 PR을 입력으로 하여 소정시간 지연을 시키는 인버터체인 3과, 상기 마스터 신호 PR 및 이의 지연신호를 두 개의 입력으로 하여 반전논리곱하는 낸드게이트 10과, 래치지연신호 PNAKED 및 상기 낸드게이트 10의 출력신호를 두 개의 입력으로 하여 반전논리곱하는 낸드게이트 15와, 상기 낸드게이트 15의 출력단과 입력단이 접속되어 소정시간 지연 및 반전을 하는 인버터체인 5와, 상기 낸드게이트 15의 출력신호와 상기 인버터체인 5의 출력신호를 두 개의 입력으로 하며 반전논리합하여 신호 PAKES를 출력하는 노아게이트 20으로 구성되어 있다. 상기 래치신호 PNAKE에 양방향의 지연을 주어 래치지연신호 PNAKED를 발생시키는데 이는 신호 PAKES가 제2싸이클의 마스터 클럭 PR의 폴링 에지에서만 발생되도록 만들어 준다. 상기 신호 PAKES는 래치신호 PNAKE와 마스터 클럭 PR을 받아서 마스터 클럭 시간 tPR가 짧으면 최소한의 폭을 갖는 펄스 형태로 발생되는 데 그 최소한의 폭은 액티브 킥커가 동작할 때 펌핑된 전하가 승압전압 VPP단자로 공급되는데 필요한 최소한의 시간을 뜻한다. 상기 시간 tPR이 전하공급에 필요한 시간보다 길면 상기 신호 PAKES는 제3싸이클의 마스터 클럭 PR의 라이징 에지에서 디세이블된다.

제17도는 본 발명에 따른 승압전압 발생회로의 실시예도이다. 제17도는 종래 기술의 상기 제4도와 본 발명의 제10도와 동일한 구성이며, 단지 다른 점은 입력신호가 신호 PAKEF 또는 PAKES이다. 이렇게 발생된 신호 PAKEF/S는 제17도와 같이 액티브 킥커로 각각 입력되어 마스터 클럭 PR의 라이징 에지와 폴링 에지에서 펌핑하고 승압전압 VPP레벨의 전하를 공급한다.

한편, 제12도의 상기 승압전압 검출신호 VPPDET는 메인펌프를 구동시키기 위하여 제1부의 승압전압 발진인에이블 신호 VPPOSCE의 입력으로 들아가는데 상기 VPPDET는 로우어드레스인에이블 신호의 인에이블시 승압전압 VPP레벨이 낮게 검출된 해당 싸이클에서 메인펌프를 동작시키며 마스터 클럭 PR이 논리 로우가 되면 펌핑을 멈춘다. 이는 긴 로우어드레스스트로우브 신호 시간 tRAS 동작시에 워드라인 브리지(Word Line Bridge)등의 원인에 의해 누설이 생긴 경우 워드라인 레벨을 유지하기 위해 승압전압 VPP단자에 전하를 공급하는 역할을 한다. 종래 기술에서는 액티브 싸이클에서 승압전압 VPP단자에 전하를 공급하여 액티브 발진회로를 별도로 사용하여 액티브 킥커를 구동하는 방법이 쓰이는데, 본 발명에서는 액티브 발진회로가 필요하지 않으며 액티브 싸이클에서의 누설에 의한 승압 전압 VPP레벨의 강하시 메인펌프를 동작시키므로 액티브 킥커를 동작시키는데 비해 최대 전류가 감소하게 되는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (2)

1. 반도체 메모리 장치의 내부 승압전원 발생회로에 있어서, 스탠바이상태에서 승압전압의 레벨을 검출하여 메인펌프의 구동여부를 결정하는 제1검출기와, 상기 제1검출기의 출력단에 입력단이 접속되어 상기 제1검출기의 출력을 입력으로 하여 일정주기의 신호를 발생시키는 발진회로와, 상기 발진회로의 출력에 의해 구동되어 승압전압의 레벨을 만드는 메인펌프와, 칩 마스터 클럭과 승압전압을 입력으로 하여 상기 제1검출기와 액티브 킥커의 동작을 제어하는 제2검출기를 구비함을 특징으로 하는 반도체 메모리 장치의 내부 승압전원 발생회로.
2. 반도체 메모리 장치의 내부 승압전원 발생회로에 있어서, 스탠바이상태에서 승압전압의 레벨을 검출하여 메인펌프의 구동여부를 결정하는 제1검출기와, 상기 제1검출기의 출력단에 입력단이 접속되어 상기 제1검출기의 출력을 입력으로 하여 일정주기의 신호를 발생시키는 발진회로와, 칩 마스터 클럭과 승압전압을 입력으로 하여 상기 제1검출기와 액티브 킥커의 동작을 제어하는 제2검출기와, 상기 제2검출기의 출력단에 입력단이 접속되어 상기 제2검출기의 출력을 입력으로 하여 상보로우어드레스스트로우브 신호의 액티브 동안의 승압전압의 레벨 정보를 저장하여 다음 상보로우어드레스스트로우브 신호의 싸이클에 적용시키는 래치신호 발생회로와, 상기 래치신호 발생회로의 출력단에 입력단이 접속되어 상기 래치신호 발생회로의 출력에 의해 제어되며 액티브 킥커의 입력을 발생시키는 액티브 승압전압 제어신호 발생회로와, 상기 상보로우어드레스스트로우브 신호의 정보를 받아 액티브 싸이클에서 소모된 승압전압단자에 전하를 보상해주는 액티브 킥커를 구비하는 반도체 메모리 장치의 내부 승압전원 발생회로.