KR960015517B1 - 반도체소자용 패턴의 형성 또는 시험방법 - Google Patents

반도체소자용 패턴의 형성 또는 시험방법 Download PDF

Info

Publication number
KR960015517B1
KR960015517B1 KR1019910013468A KR910013468A KR960015517B1 KR 960015517 B1 KR960015517 B1 KR 960015517B1 KR 1019910013468 A KR1019910013468 A KR 1019910013468A KR 910013468 A KR910013468 A KR 910013468A KR 960015517 B1 KR960015517 B1 KR 960015517B1
Authority
KR
South Korea
Prior art keywords
temperature
glass mask
pattern
semiconductor wafer
measuring
Prior art date
Application number
KR1019910013468A
Other languages
English (en)
Other versions
KR920005329A (ko
Inventor
도모타카 히가키
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920005329A publication Critical patent/KR920005329A/ko
Application granted granted Critical
Publication of KR960015517B1 publication Critical patent/KR960015517B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature

Landscapes

  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용없음

Description

[발명의 명칭]
반도체소자용 패턴의 형성 또는 시험방법
[도면의 간단한 설명]
제1도는 본 발명의 방법이 적용되는 전자비임묘화장치의 개략을 나타낸 단면도,
제2도는 본 발명의 방법이 적용되는 패탄위치정밀도 검사장치의 주요부를 명확히 하는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1,10 : 시료실 2,11 : 스테이지
3,12 : 호울더 4,13 : 피처리 반도체웨이퍼 또는 유리마스크
5 : 렌즈군 6 : 건
8,17 : 열전대 9,16 : 로보트아암
[발명의 상세한 설명]
(산업상의 이용분야)
본 발명은 광(光) 또는 전자비임(Beam) 리소그래피(Lithography)기술을 이용하는 반도체소자용 패턴의 형성 또는 시험방법의 개량에 관한 것이다.
(종래의 기술 및 그 문제점)
반도체소자의 제조에 있어서는 광(光) 또는 전자비임 리소그래피기술이 이용되고 있으나 집적도가 증대됨에 따라 패턴(Patten)형성 정밀도나 패턴검사 정밀도가 중요해지고 있다. 이 때문에, 반도체소자에 광(光)혹은 전자비임 리소그래피기술을 실시할 때에는 온도에 의한 유리마스크(Glass Mask)나 피처리 반도체기판의 변형이 패턴의 형성 정밀도나 검사 정밀도에 미치는 영향을 줄이 위해 항온화된 장치내에 방치하여 온도를 조정하는 방식이 채택되고 있다.
항온장치내에 피처리 반도체웨이퍼(Wafer) 또는 반도체소자용 패턴이 묘사되어 있는 유리마스크(이하, 유리마스크로 기재한다)를 놓아 둠으로써 변형을 없애고 패턴의 형성 정밀도나 검사 정밀도의 향상을 도모해 왔으나, 개개의 정량화가 되어 있지 않기 때문에 온도나 온도분포의 검지가 불가능하여 패턴의 형성 정밀도나 검사 정밀도의 악화의 원으로 되었다. 그리고, 이와 같은 변형을 보다 효과적으로 하기 위해서 항온장치내의 방치시간도 필요 이상으로 길어져서 생산고가 저하되는 난점이 있었다.
(발명의 목적)
본 발명은 상기한 점을 감안하여 발명된 것으로, 특허 고(高)정밀도의 패턴형성 혹은 패턴검사가 가능한 반도체소자용 패턴의 형성 또는 시험방법을 제공함에 그 목적이 있다.
(발명의 구성)
상기 목적을 달성하기 위한 본 발명은, 반도체기판 또는 유리마스크(4)의 기판온도나 온도분포를 측정하여 일정한 온도나 온도분포에 이른 것을 검지한 후에 노광(露光)공정을 실시하도록 구성되어 있다.
(작용)
반도체소자의 개발은 그것을 대량 생산하기 두세대 전에 행해진다고 하는 바, 일경(日經)마이크로디바이스(Micro Device 1989-8)에 기재된 반도체소자의 양산 개시 시기로부터 개발에 착수하는 시기를 추정하여 표 1에 나타냈다. 즉, 4MD(Mega Dynamic)-RAM(Random Access Memory)의 생산의 개시가 능해진 1989년에는 64 MD-RAM의 개발이 시작되고 있었다. 표 1에는 마스크에 필요한 정밀도와 재료온도의 관계가 나타나 있는데, 여기서 반도체소자의 디자인 치수의 5배를 래티클의 최소길이로 하고, 길이는 일경(日經)마이크로디바이스(Micro Device 1989-8)로부터 발췌했다. 표중의 길이치수정밀도는 유리마스크에서의 설계 100mm에 대한 실제패턴의 위치정밀도를 나타내는 것이다.
[표 1]
광(光)리소그래피로 대처할 수 없게 되면 래티클로부터 X선 마스크로 변경해야 하므로 광(光)리소그래피에서는 상기한 바와 같이 반도체소자의 디자인 치수의 5배의 래티클이 필요하게 되어 X선 마스크에서는 등배가 된다.
다음에 온도와 정밀도의 관계를 표 2에 나타내었다.
[표 2]
여기에서 μm/100mm℃는 1℃ 상승하면 100mm에 대하여 어느 정도의 길이로 들어나는지를 의미하며, 이 후로는 실리콘 펠렛(Pellet)을 실리콘기판이라고 기재한다. 다음에 길이치수정밀도에 의해 재료별 허용온도차를 표 3에 나타내었다.
[표 3]
이와 같이 노광공정 또는 검사공정에 관한 사용부품재료의 열적특성이 명확히 나타나 있는 바, 이것만의 비교에 의한 래티클은 디자인 치수의 5배의 패탄을 형성하면 되므로, 온도에 따른 패턴정밀도의 변동을 방지하기 위해서는 주변 분위기에 의한 온도관리로 충분하다. 그러나, 356MDRAM 이후의 세대에서는 등배패턴인 X선 리소그래피로 변경된다고 상정하면 허용온도차가 작아져서 래티클의 국부적인 온도차도 문제가 된다고 생각되어진다.
더욱이, 실제의 노광공정에서의 정밀도에 미치는 온도의 영향, 즉 길이치수정밀도는 사용재료의 선팽창계수에 비래하지 않는다. 예컨대, 유리마스크가 금속제클램프(Clamp)에 의해 티탄제(製) 카세트에 지지될 경우, 각각의 재료가 팽창했을 대 유리마스크에 걸리는 응력의 분포가 변하여 선팽창계수 이상의 영향이 생긴다고 판단되어 진다.
한편, 항온방지에 의한 패탄정밀도에의 영향을 방지하는 방법에서는 생산고에 문제가 발생한다. 다시 말하면, 엄밀히 항온화시킨 장치에서는 일정 시간 이상 방치하면 유리마스크도 항온화된다. 그러나, 방치전의 온도와, 카세트나 유리마스크의 열전도율등에 오차가 있기 때분에 각각 열적평형상태가 되는데에는 오차가 있다. 즉, 모든 경우에 일정하게 되지 않고 각 부품에는 최적의 방치시간이 있다는데 문제가 있다.
이에 더하여, 열적변동의 발생시에도 문제가 있다. 즉, 항온화시킨 장치에 유리마스크를 방치한 경우 어떤 열적변동이 생진 경우에 문제가 발생한다. 이것은 온도모니터(Moniter)수단이 유리마스크에 직접 설치되어 있지 않고 주변기기에 설지되어 있기 때문에 모니터링되는 유리마스크가 설치되어 있는 기판의 온도가 불분명하지 때문이다. 이와 같이 주변분위기의 항온화 수단에 의한 유리마스크등을 0.1℃ 오더(Oder)로 관리하는 것으로서는 완전하지 못함이 판명되었다.
본 발명은 이와 같은 지식을 기초로 완성된 것으로, 반도체기판 또는 유리마스크의 기판에 대하여 직접측정할 수 있는 온도센서(Sensor)를 설치하여 1/100 오더의 온도 또는 온도분포를 제어하여 반도체기판 또는 유리마스크의 열변형에 수반되는 패턴형성 정밀도나 패턴검사 정밀도의 향상을 도모하게 된다. 이에 따라 배치(Batch)처리시에 있어서도 개개의 변형이 없어지므로 동일한 결과가 얻어진다.
(실시예)
이하, 본 발명의 실시예를 제1도 및 제2도를 참조하여 설명하는데, 그 적용범위를 관하여 우선 언급한다. 즉, 본 발명의 방법을 실시하는 분위기로서는 일렉트론 비임(Electron Beam ; 이하, EB라고 기재한다.), 적어도 10-6Torr 이하의 소위 고진공영역, 그리고 조사광분이기이며, 제조장치로서는 묘화장치, 스태퍼(Stepper) 축소노광투영장치 또는 광전자비임에 의해 길이치수를 측정하는 패턴 검사장치에 적용될 수 있다. 또 본 발명의 방법에서 사용하는 노광용 반도체웨이퍼로는 능동소자, 수동소자 및 저항등의 회로용 성분으로 이루어진 군(群)으로부터 선정된 일종 또는 복수종을 주입한 것이 해당된다. 그리고, 전자비임묘화장치나 축소노광투영장치로 구성되는 패턴형성장치에서의 구체적인 노광공정전에는 유리마스크용 보유대, 시료대 또는 자료홀더(Holder)에 시료인 유리마스크 또는 반도체웨이퍼를 설치한 후, 유리마스크용 보유대, 시료대 또는 자료홀더중 일종 또는 복수종과 시료의 온도와, 그 온도차를 측정한 후에 일정한 온도와 온도차에 이른 것을 검지한다.
또한, 반도체패턴 검사장치에서는 검사전에 반도체웨이퍼 또는 유리마스크의 온도나 온도분포를 측정하여 일정한 온도와 온도분포에 이른 것을 검지하고 나서 반도체패턴 검사공정으로 이행한다. 그리고 유리마스크용 보유대, 시료대 또는 자료홀더중 일정에 시료인 유리마스크 또는 반도체웨이퍼를 설치한 후 반도체웨이퍼, 유리마스크용 보유대, 시료대 또는 자료홀더중 일종 또는 복수종과 시료 사이의 온도나 온도차를 측정하여 일정치에 이른 것을 확인한 다음 패턴검사를 실시한다. 또, 상기 패턴검사방법은 데이터(Data) 비교 검사장치, 패턴비교 검사장치나 패턴위치정밀도 검사장치에도 적용할 수 있다.
상기 패턴검사방법은 반도체웨이퍼 또는 유리마스크를 수용하는 시료홀더를 복수종 갖춘 검사장치에도 적용할 수 있고, 시료홀더 하나의 온도 또는 온도차를 측정하여 일정치에 이른 반도체웨이퍼 또는 유리마스크를 선택적으로 측정할 수도 있다.
상기 온도 또는 온도차를 측정하는 온도센서로서는 예컨대 한쌍의 열전대나 열카메라등이 적용될 수 있다.
다음에 제1도 및 제2도에 나타낸 전자비임묘화장치에 따른 실시예를 설명한다. 즉, 제1도에는 전자비임묘화장치의 주요부 단면도가 명확히 나타나 있는 바, 10-6Torr로 유지된 시료실(1)에 배치되는 스테이지(2 ; Stage)에는 시료홀더(3)가 배치되어 있고, 여기에 피처리시료인 유리마스크나 반도체웨이퍼(4)가 배치되어 있다. 또한, 이 유리마스크나 반도체웨이퍼(4)에 대향하여 정전, 편향 및 접속렌즈군(5,… )이 배치됨과 더불어 그 최상부에 건(6, Gun)이 설치된다. 또, 시료실(1)에는 유리마스크(4)나 반도체웨이퍼(4)를 저장하는 스토커(7 ; Stocker)가 설치되어 있다. 그리고, 상기 측정을 실시하는 열전대(8)가 로보트아암(9)에 의해 피처리시료인 유리마스크(4)나 반도체웨이퍼(4)에 접촉되던가 시료홀더(4)에 접촉되어, 각각의 온도와 온도차가 일정 레벨이 되고 나서 묘화하여 고(高)정밀도의 패턴을 형성할 수 있게 된다. 또, 로보트 자체 및 설치 위치에 관한 설명은 본 발명에 직접 관계가 없으므로 생략한다.
스토커(7)에 설치되는 피처리 유리마스크(7)나 피처리 반도체웨이퍼(4)는 시료홀더(3)와 더불어 배치되어 있고, 반도체웨이퍼용 피처리 유리마스크(4)의 치수는 127mm각이며, 큰 것으로는 160mm각인 것도 사용되고 있다. 피처리 유리마스크(4)의 재질로는 합성석영, 소다라임(Soda Lime) 그리고 리튬(Litium)계 재료가 이용되고 있다.
제2도에 명확히 나타낸 패턴위치정밀도 검사장치에 관한 반도체소자용 패턴의 시험방법에 대하여 설명하는 바, 시료실(10)에 설치된 스테이지(11)에 시료홀더(12)에 겹쳐진 피처리 유리마스크(13)를 배치하고, 이에 대응하여 광학계 길이치수측정기(14)를 설치하여 소정의 패턴위치정밀도 검사를 행하게 된다. 한편, 시료실(10)에는 스토커(15)가 설치되어 시료홀더(12)에 겹쳐진 피처리 유리마스크(13…)가 저장됨과 더불어 로보트아암(16)에 부착된 열전대(17)에 양쪽의 온도나 온도차가 측정되게 된다. 그리고, 이 측정결과가 일정한 레벨을 나타냈을 때 스토커내의 시료홀더(12)에 겹쳐진 피처리 유리마스크(13)는 선택적으로 스테이지(11)에 보내어져서 소정의 패턴검사가 행해지게 됨으로써, 고정밀도의 측정결과가 얻어져서 생산고가 향상된다.
(발명의 효과)
이상 설명한 바와 같이 본 발명의 방법에 의하면, 피처리 반도체웨이퍼 또는 유리마스크의 열변형에 따른 정밀도의 저하를 극복하여 정밀도가 높은 패턴의 형성이나 패턴검사가 가능하게 된다. 또, 배치처리시에는 일정한 온도나 온도차가 얻어진 피처리 반도체웨이퍼 또는 유리마스크로부터 선택적으료 패턴형성이나 패턴검사를 행하여 종래의 기술보다 정밀도가 높은 결과를 얻을 수 있게 되고 생산고의 향상이 도모되게 된다.

Claims (8)

  1. 온도측정수단을 웨이퍼에 직접 접촉하는 것에 의해 반도체웨이퍼의 온도를 측정하는 단계와 ; 상기 온다가 특정 값일 경우 상기 웨이퍼상에 패턴을 형성하기 위해 상기 웨이퍼를 비임에 노출시키는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 형성방법.
  2. 온도측정수단을 웨이퍼에 직접 접촉하는 것에 의해 반도체웨이퍼상의 온도분포를 측정하는 단계와, 상기 온도분포가 특정 값일 경우 상기 웨이퍼상에 패턴을 형성하기 위해 비임에 상기 웨이퍼를 노출시키는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 형성방법.
  3. 온도측정수단을 유리마스크에 직접 접촉하는 것에 의해 유리마스크의 온도를 측정하는 단계와 ; 상기 온도가 특정 값일 경우 상기 유리마스크상에 패턴을 형성하기 위해 비임에 상기 유리마스크를 노출시키는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 형성방법.
  4. 온도측정수단을 유리마스크에 직접 접촉하는 것에 의해 유리마스크상의 온도분포를 측정하는 단계와 ; 상기 온도분포가 특정 값일 경우 상기 유리마스크상에 패턴을 형성하기 위해 비임에 상기 유리마스크를 노출시키는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 형성방법.
  5. 온도측정수단을 반도체웨이퍼에 직접 접촉하는 것에 의해 패턴을 갖춘 반도체웨이퍼의 온도를 측정하는 단계와 ; 상기 온도가 특정 값일 경우 상기 웨이퍼상에 패턴을 검사하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 형성방법.
  6. 온도측정수단을 반도체웨이퍼에 직접 접촉하는 것에 의해 패턴을 갖춘 반도체웨이퍼의 온도분포를 측정하는 단계와 ; 상기 온도분포가 특정 값일 경우 상기 웨이퍼상의 패턴을 검사하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 시험방법.
  7. 온도측정수단을 유리마스크에 직접 접촉하는 것에 의해 패턴을 갖춘 유리마스크의 온도를 측정하는 단계와 ; 상기 온도가 특정 값일 경우 상기 유리마스크상의 패턴을 검사하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 시험방법.
  8. 온도측정수단을 유리마스크에 직접 접촉하는 것에 의해 패턴을 갖춘 유리마스크의 온도를 측정하는 단계와 ; 상기 온도가 특정 값일 경우 상기 유리마스크상의 패턴을 검사하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체소자용 패턴의 시험방법.
KR1019910013468A 1990-08-14 1991-08-03 반도체소자용 패턴의 형성 또는 시험방법 KR960015517B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2214603A JP2907971B2 (ja) 1990-08-14 1990-08-14 半導体素子用パターンの形成または試験方法
JP90-214603 1990-08-14
JP02-214603 1990-08-14

Publications (2)

Publication Number Publication Date
KR920005329A KR920005329A (ko) 1992-03-28
KR960015517B1 true KR960015517B1 (ko) 1996-11-15

Family

ID=16658449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910013468A KR960015517B1 (ko) 1990-08-14 1991-08-03 반도체소자용 패턴의 형성 또는 시험방법

Country Status (3)

Country Link
US (1) US5217834A (ko)
JP (1) JP2907971B2 (ko)
KR (1) KR960015517B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188184A (ja) * 1992-12-21 1994-07-08 Nec Corp レジスト膜の加熱方法およびパターン形成方法
US5581324A (en) * 1993-06-10 1996-12-03 Nikon Corporation Thermal distortion compensated projection exposure method and apparatus for manufacturing semiconductors
JP2910716B2 (ja) * 1997-01-16 1999-06-23 日本電気株式会社 光強度計算のパラメトリック解析方法
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) * 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) * 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
US5907492A (en) 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JP5167572B2 (ja) * 2004-02-04 2013-03-21 株式会社ニコン 露光装置、露光方法及びデバイス製造方法
JP5138968B2 (ja) * 2007-04-11 2013-02-06 株式会社ニッケ機械製作所 良否判定装置
JP5356114B2 (ja) 2009-05-29 2013-12-04 株式会社東芝 露光用マスク及び半導体装置の製造方法
JP2011119483A (ja) * 2009-12-03 2011-06-16 Canon Inc 露光装置およびデバイス製造方法
JP2011129673A (ja) * 2009-12-17 2011-06-30 Nuflare Technology Inc 荷電粒子ビーム描画装置及び基板配置室の温度調整方法
JP5674453B2 (ja) * 2010-12-24 2015-02-25 株式会社ニッケ機械製作所 計測装置
WO2023131913A1 (en) * 2022-01-10 2023-07-13 Hydro Extrusion USA, LLC System and method for automatic spray quenching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998639A (en) * 1974-11-19 1976-12-21 Bell Telephone Laboratories, Incorporated Methods for determining feature-size accuracy of circuit patterns
US4864356A (en) * 1987-04-21 1989-09-05 Brother Kogyo Kabushiki Kaisha Exposure device for image recording apparatus
JPH0274027A (ja) * 1988-09-09 1990-03-14 Jeol Ltd パターン描画方法
JPH0276212A (ja) * 1988-09-13 1990-03-15 Canon Inc 多重露光方法
JPH02134811A (ja) * 1988-11-15 1990-05-23 Nec Corp パターン露光装置
US5044750A (en) * 1990-08-13 1991-09-03 National Semiconductor Corporation Method for checking lithography critical dimensions

Also Published As

Publication number Publication date
JP2907971B2 (ja) 1999-06-21
US5217834A (en) 1993-06-08
KR920005329A (ko) 1992-03-28
JPH0496314A (ja) 1992-03-27

Similar Documents

Publication Publication Date Title
KR960015517B1 (ko) 반도체소자용 패턴의 형성 또는 시험방법
US6676289B2 (en) Temperature measuring method in pattern drawing apparatus
KR100719975B1 (ko) 리소그래피 시스템에서 초점 정확도 개선을 위한 시스템및 방법
JP4509820B2 (ja) 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US6570157B1 (en) Multi-pitch and line calibration for mask and wafer CD-SEM system
US20030148198A1 (en) Methods and systems for lithography process control
JP6812450B2 (ja) パターン形成プロセスを制御する方法、リソグラフィ装置、メトロロジ装置リソグラフィックセル、および関連するコンピュータプログラム
WO2014112628A1 (ja) 試料処理装置およびその方法並びに荷電粒子線装置
US4564284A (en) Semiconductor exposure apparatus
KR100306838B1 (ko) 노광장치및디바이스제조방법
KR101290365B1 (ko) 노광 장치 및 디바이스 제조 방법
JP2001118776A (ja) 転写型露光装置および該装置に使用されるマスク保持機構、および半導体素子の製造方法。
Steele et al. Characterizing post-exposure bake processing for transient-and steady-state conditions, in the context of critical dimension control
JP4850643B2 (ja) 露光装置
JP4756984B2 (ja) 露光装置、露光装置の制御方法およびデバイスの製造方法
JP3445102B2 (ja) 露光装置およびデバイス製造方法
JP4503924B2 (ja) ウエハ上に半導体デバイスを形成するリソグラフィー法および機器
KR20060121362A (ko) 정전척 에지 링 측정 장치
JPH0521365A (ja) 半導体装置の製造方法
Sasaki et al. CD performance of CA-resits with dynamically controlled multi-zone bake system
KR20060074578A (ko) 웨이퍼 두께 측정 장치 및 방법
KR20070073391A (ko) 반도체 웨이퍼의 온도 컨트롤 장치
Shu et al. Strategy of DoseMapper (DoMa) Application and Monitor for Critical Dimension Uniformity (CDU) Control in Sub-45nm Gate Process
KR19980057027U (ko) 반도체 웨이퍼 척
JP2005209886A (ja) 基板処理システムにおける基板処理の管理方法及び基板処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee