KR960009987B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR960009987B1
KR960009987B1 KR1019930017310A KR930017310A KR960009987B1 KR 960009987 B1 KR960009987 B1 KR 960009987B1 KR 1019930017310 A KR1019930017310 A KR 1019930017310A KR 930017310 A KR930017310 A KR 930017310A KR 960009987 B1 KR960009987 B1 KR 960009987B1
Authority
KR
South Korea
Prior art keywords
metal wiring
insulating film
film
forming
etching
Prior art date
Application number
KR1019930017310A
Other languages
English (en)
Other versions
KR950007066A (ko
Inventor
박상훈
김원길
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930017310A priority Critical patent/KR960009987B1/ko
Publication of KR950007066A publication Critical patent/KR950007066A/ko
Application granted granted Critical
Publication of KR960009987B1 publication Critical patent/KR960009987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

요약없음.

Description

반도체 소자의 금속배선 형성방법
제1도는 종래 방법에 따른 금속배선 형성 공정 단면도.
제2도는 본 발명의 일실시예에 따른 금속배선 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : 실리콘기판2,22 : 필드산화막
3,23 : BPSG막4,9,24,29 : 금속배선
5,7,25,27 : 절연막6,8,26 : 감광막
28 : 평탄화막.
본 발명은 소자간의 전기적 접속을 위한 금속배선 형성방법에 관한 것으로, 특히 플라즈마 식각에 의한 금속배선의 손상을 최소화하는 반도체 소자의 금속배선 형성방법에 관한 것이다.
종래의 금속배선층 형성방법을 첨주된 도면 제1A도 내지 제1C도를 참조하여 살펴보면 다음과 같다.
먼저, 제1A도는 실리콘기판(1)에 필드산화막(2)과 절연막(3)(예컨대 BPSG막)이 구비된 반도체 소자에 있어서, 소정의 패턴을 갖는 제1금속배선(4A,4B)을 형성하고 전체구조 상부에 제2절연막(5)을 형성한 다음, 감광막(6)를 도포하여 평탄화한 상태의 단면도이다.
제1B도는 상기 평탄화용 감광막(6)과 제1절연막(5)을 동일한 식각비로 에치백한 후 전체구조 상부에 제2절연막(7)을 형성하고 소정의 감광막(8) 패턴을 형성한 상태의 단면도이다.
제1C도는 상기 감광막(8)패턴을 차단막으로 상기 제2절연막(7), 제1절연막(5)을 차례로 건식식각하여 상기 제1금속배선(4A,4B)의 소정부위가 드러나도록 하여 금속배선간의 비아홀(via hole)을 형성한 다음 소정의 제2금속배선(9)을 형성하여 접속시킨 상태의 단면도이다.
그러나 상기 종래의 금속배선 형성방법은 비아홀 형성을 위한 절연막 건식식각시 제1금속배선(4A,4B)중 상대적으로 단차가 높은 필드산화막(2) 상부의 제1금속배선(4A) 표면에 플라즈마 식각시 초래되는 많은 손상으로 이후 자연산화막이 두껍게 형성되는 문제점이 따랐다.
상기 문제점을 해결하기 위하여 안출된 본 발명은 플라즈마 식각에 의한 금속배선이 손상을 최소화하는 반도체 소자의 금속배선 형성방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명인 반도체 소자의 금속배선 형성방법은 금속배선을 형성하고자 하는 소정부위에 금속배선을 형성하는 단계와, 전체구조 상부에식각비가 서로 다른 제1절연막, 제2절연막을 형성하는 단계와, 상기 제2절연막을 식각하여 제1금속배선 상부의 제2절연막만을 남긴 다음, 전체구조 상부에 평탄화막을 형성하는 단계와, 상기 평탄화막을 블랭킷 식각하여 상기 제2절연막의 소정 부위를 노출시킨 후 습식식각하여 제2절연막을 제거하는 단계와, 상기 제1절연막을 블랭킷 식각하여 제1금속배선을 소정 부위 노출시킨 다음 소정 패턴의 제2금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제2도를 참조하여 본 발명을 상술한다.
본 발명은 제1금속배선 상부에 식각비가 서로 다른 절연막을 순차적으로 형성하고 상부의 절연막을 노출시킨 다음 선택적으로 상부의 절연막을 식각하여 플라즈마식각에 의한 손상이 최소화 되도록 한 기술이다.
그러면 상기 기술을 구현하는 공정방법을 도면 제2A도 내지 제2D도에 도시된 일실시예의 공정단면도를 통하여 살펴보자.
먼저, 제2A도는 실리콘기판(21)에 필드산화막(22)과 절연막(23)(예컨데 BPSG)이 형성된 구조 상부에 소정 패턴의 제1금속 배선(24A, 24B)을 형성하고 전체구조 상부에 제1절연막(25) 및 제2절연막(27)을 순차적으로 형성하고 소정의 감광막(26) 패턴을 형성한 상태의 단면도이다. 이때 상기 제1절연막(25)은 500 내지 1000Å 두께의 플라즈마보조 산화막, 제2절연막(27)은 8000 내지 12000Å 두께의 플라즈마보조 질화막으로 이루어진다.
제2B도는 상기 제2절연막(27)을 소정부위 건식식각하여 상기 제1금속배선(24A,24B) 상부에 제2절연막(27)만을 남기 후 전체구조 상부에 평탄화용 화학기상증착된 평탄화용 산화막(28)을 형성한 상태의 단면도이다.
제2C도는 상기 평탄화용 산화막(28)을 블래킷 식각하여 상기 제2절연막(27)을 소정부위 노출시킨 상태의 단면도이다. 이때, 상기 평탄화용막을 감광막을 도포하여 평탄화할 수도 있다.
제2D도는 150 내지 200℃의 인산(H3PO4) 용액을 이용한 습식 식각으로 상기 제2절연막(27)을 제거하고, 다시블랭킷 식각하여 제1금속배선(24A,24B)을 노출시킨 후 소정 패턴의 제2금속 배선(29)을 형성시킨 상태의 단면도이다.
상기와 같이 이루어지는 본 발명의 금속배선 형성방법은 비아홀 부분 특히 상대적으로 높은 단차부분에 가해지를 플라즈마 식각 손상을 최소화함으로써 배선간의 접속상태가 개선되어 소자의 신뢰성 향상이 기대된다.

Claims (5)

  1. 반도체 소자의 제조공정 중 소자간 전기적 접속을 위한 금속 배선 형성방법에 있어서, 금속배선을 형성하고자 하는 소정부위에 금속배선(24)을 형성하는 단계와, 전체구조 상부에 식각비가 서로 다른 제1절연막(25), 제2절연막(27)을 형성하는 단계와, 상기 제2절연막(27)을 식각하여 제1금속배선(24) 상부의 제2절연막(27)만을 남긴 다음, 전체구조 상부에 평탄화막(28)을 형성하는 단계와, 상기 평탄화막(28)을 블랭킷 식각하여 상기 제2절연막(27)의 소정 부위를 노출시킨 후 습식식각하여 제2절연막(27)을 제거하는 단계와, 상기 제1절연막(25)을 블랭킷 식각하여 제1금속배선(24)을 소정 부위 노출시킨 다음 소정 패턴의 제2금속배선(29)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1절연막(25), 제2절연막(27)은 각각 플라즈마보조 산화막, 플라즈마보조 질화막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 평탄화막(28)은 감광막 또는 화학기상증착막 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1절연막(25), 제2절연가(27)의 형성 두께는 각각 500 내지 1000Å, 800 내지 12000Å 인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항에 있어서, 상기 습식식각시 식각제는 150 내지 200℃의 인산(H3PO4)인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019930017310A 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법 KR960009987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR950007066A KR950007066A (ko) 1995-03-21
KR960009987B1 true KR960009987B1 (ko) 1996-07-25

Family

ID=19362562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017310A KR960009987B1 (ko) 1993-08-31 1993-08-31 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR960009987B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1639175B1 (en) 2003-05-28 2016-12-28 LG Electronics Inc. Control method of washing machine

Also Published As

Publication number Publication date
KR950007066A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
JPH0642482B2 (ja) 半導体装置の製造方法
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US5747383A (en) Method for forming conductive lines and stacked vias
KR960009987B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010003614A (ko) 반도체 소자의 상감형 금속배선 형성방법
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR0172526B1 (ko) 반도체 소자의 제조방법
KR100402940B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR100312379B1 (ko) 반도체소자의다중금속배선형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100431710B1 (ko) 반도체장치의금속배선형성방법
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
KR100652303B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100224778B1 (ko) 반도체 소자의 제조방법
KR100494121B1 (ko) 반도체소자의평탄화방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR20030055795A (ko) 반도체 소자의 제조방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee