KR100224778B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100224778B1
KR100224778B1 KR1019960070411A KR19960070411A KR100224778B1 KR 100224778 B1 KR100224778 B1 KR 100224778B1 KR 1019960070411 A KR1019960070411 A KR 1019960070411A KR 19960070411 A KR19960070411 A KR 19960070411A KR 100224778 B1 KR100224778 B1 KR 100224778B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
barrier layer
metal wiring
semiconductor device
Prior art date
Application number
KR1019960070411A
Other languages
English (en)
Other versions
KR19980051509A (ko
Inventor
김대영
박철수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960070411A priority Critical patent/KR100224778B1/ko
Publication of KR19980051509A publication Critical patent/KR19980051509A/ko
Application granted granted Critical
Publication of KR100224778B1 publication Critical patent/KR100224778B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판 상부에 제1절연막을 형성하고 상기 제1절연막 상부에 식각장벽층을 형성하며 상기 식각장벽층 및 제1절연막을 식각하여 제1콘택홀을 형성한 다음, 상기 식각장벽층 상부에 제1금속배선을 형성하는 동시에 제1콘택홀을 매립하는 콘택플러그를 형성하고 상기 반도체 기판의 전체표면 상부에 제2절연막을 형성하여 상기 제2절연막을 식각하여 상기 콘택플러그를 노출시키는 제2콘택홀을 형성한 후, 상기 콘택플러그에 접속하여 상기 제 2콘택홀을 매립하는 제2금속배선을 형성하여 후속 공정을 용이하게 실시함으로써 반도체 소자의 수율 및 생산성을 향상시키며, 반도체 소자의 고집적화를 가능하게 하는 효과가 있다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 디바이스의 제조공정에 있어서 금속콘택 형성시 반도체 기판 상부에 제1금속배선클 형성함과 동시에 콘택플러그를 형성하고, 그 상부에 자기정렬방식으로 제2콘택홀을 형성하고 그에 접속되는 제2금속배선을 형성함으로써 후속 공정을 용이하게 실시할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 반도체소자 제조 공정에서 원하는 패턴을 형성하기 위해 예정된 층을 증착하고, 그 상부에 감광막패턴을 형성하여 식각공정으로 원하는 층을 형성한다.
그리고, 반도체 기판의 셀 지역에 트랜지스터 등의 액티브 소자를 형성한 다음, 그 상부에서 도전층의 저항을 최소화 하기 위하여 메탈 배선을 사용한다.
상기 메탈 배선은 메탈 콘택을 형성한 다음, 메탈층을 증착하고 그 상부에 감광막을 도포하고, 마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하고 이 감광막패턴을 마스크로 이용하여 하부에 노출되는 메탈층을 식각하여 메탈 배선을 형성한다.
한편, 반도체 소자의 고집적화에 따라 반도체 소자의 내부에서 상하의 금속 배선을 연결하는 콘택홀은 자체의 크기와 주변배선과의 간격이 감소되고, 콘택 홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가함으로써 후속 공정을 실시하는데 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판 상부에 금속배선을 형성함과 동시에 콘택플러그를 형성한 상태에서 자기정렬방식으로 제2콘택홀을 형성한 다음 제2금속배선을 형성함으로써 후속공정을 용이하게 실시하여 반도체 소자의 수율 및 생산성을 향상시키며, 반도체 소자의 고집적화를 가능하게 하는 반도체 소자의 제조방법을 제공하는 데 그목적이 있다.
제1a도 내지 제1f도는 본 발명의 일실시에에 따른 반도체 소자의 제조공정도 .
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 제1절연막
14 : 식각장벽층 16 : 제1콘택홀
18 : 제1금속배선 20 : 콘택플러그
22 : 제2절연막 24 : 감광막패턴
26 : 제2콘택홀 28 : 제2금속배선
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 제1절연막을 형성하는 공정과, 상기 제1절연막 상부에 식각장벽층을 형성하는 공정과, 상기 식각장벽층 및 제1절연막을 식각하여 제1콘택홀을 형성하는 공정과, 상기 식각장벽층 상부에 제1금속배선을 형성하는 동시에 제1콘택홀을 매립 하는 콘택플러그를 형성하는 공정과, 상기 반도체 기판의 전체표면 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막을 식각하여 상기 콘택플러그를 노출시키는 제2콘택홀을 형성 하는 공정과, 상기 콘택플러그에 접속하여 상기 제2콘택홀을 매립하는 제2금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법에 대하여 상세히 설명을 하기로 한다.
먼저, 반도체 기판(10) 상부에 일정 두께의 제1절연막(12)과 식각장벽층(14) 를 순차적으로 형성한다.
여기서, 상기 제1절연막(12)은 다결정 실리콘으로 구성되고, 식각장벽층(14) 은 질화막으로 이루어져 있다. (제1a도 참조)
다음, 콘택마스크를 이용하여 콘택부분으로 예정되어 노출되는 콘택홀(16)이 형성되도록 식각하여 상기 식각장벽층(14)과 제1절연막(12)을 제거한 다음, 식각장벽층패턴 및 제1절연막패턴을 형성한다. (제1b도 참조)
그 다음, 상기 구조의 전표면에 금속배선으로 이루어진 도전층(도시 않됨)을 일정 두께로 형성한 다음 마스크로 식각하여 제1금속배선(18)을 형성함과 동시에 상기 제 1콘택홀(16)을 매립하는 콘택플러그(20)을 형성한다. (제1c도 참조)
다음, 상기 구조의 전표면에 일정 두께의 제2절연막(22)과 감광막을 도포한 후, 노광마스크를 이용하여 노광 및 현상공정을 거쳐 감광막패턴(24)을 형성한다. (제1d도참조)
그 다음, 상기 감광막패턴(24)를 마스크로 식각하여 상기 콘택플러그(20)가 노출되는 제2콘택홀(26)을 형성한 다음, 상기 구조의 전표면에 도전층으로 상기 제2콘택홀(26)과 접속되는 제2금속배선(28)를 형성하여 본 발명의 제조공정을 완료한다.
여기서, 상기 제 2콘택홀(26)은 상기 제1절연막(12) 상부에 상기 식각장벽층 (14)이 형성되어 있기 때문에 약간의 정렬이 어긋나도 상기 콘택플러그(20) 부분외에는 콘택이 형성되지 않아 자기정렬 콘택이 형성되게 된다. (제1e도 및 제1f도 참조)
상기한 바와같이 본 발명에 따른 반도체 소자의 제조방법은 후속공정을 용이 하게 실시하게 함으로써 반도체 소자의 수율 및 생산성을 향상시키며, 반도체 소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (5)

  1. 반도체 기판 상부에 제1절연막을 형성하는 공정과, 상기 식각장벽층 및 제1절연막을 식각하여 제1콘택홀을 형성하는 공정과, 상기 식각장벽층 상부에 제1금속배선을 형성하는 동시에 제1콘택홀을 매립하는 콘택플러그를 형성하는 공정과, 상기 반도체 기판의 전체표면 상부에 제2절연막을 형성하는 공정과, 상기 제2절연막을 식각하여 상기 콘택플러그를 노출시키는 제2콘택홀을 형성하는 공정과, 상기 콘택플러그에 접속하여 상기 제2콘택홀을 매립하는 제2금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 청구항1에 있어서, 상기 식각장벽층은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법 .
  3. 청구항1에 있어서, 상기 제1콘택홀은 금속배선 마스크를 이용한 습식 또는 건식식각으로 형성 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 청구항1에 있어서, 상기 제1도전층은 금속 이나 다결정 실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 청구항1에 있어서, 상기 제2콘택홀은 자기정렬방식으로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960070411A 1996-12-23 1996-12-23 반도체 소자의 제조방법 KR100224778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960070411A KR100224778B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960070411A KR100224778B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980051509A KR19980051509A (ko) 1998-09-15
KR100224778B1 true KR100224778B1 (ko) 1999-10-15

Family

ID=19490331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960070411A KR100224778B1 (ko) 1996-12-23 1996-12-23 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100224778B1 (ko)

Also Published As

Publication number Publication date
KR19980051509A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100224778B1 (ko) 반도체 소자의 제조방법
KR0140729B1 (ko) 미세콘택 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR100226753B1 (ko) 반도체 소자의 금속배선 형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR0148326B1 (ko) 반도체 소자의 제조방법
KR100338107B1 (ko) 반도체소자의제조방법
KR100236060B1 (ko) 반도체 소자의 제조 방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
KR100249018B1 (ko) 접촉홀 형성 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
KR0165373B1 (ko) 반도체 메모리장치 및 그 제조방법
KR20000045910A (ko) 반도체 소자의 퓨즈 박스 제조 방법
KR20010063661A (ko) 반도체 소자의 다마신 패턴 형성방법
KR20020028461A (ko) 반도체 소자의 배선 형성방법
KR20010068951A (ko) 메모리 콘택홀 형성방법
KR20010063714A (ko) 반도체 소자의 비트라인 형성방법
KR20010059994A (ko) 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee