KR100365936B1 - 반도체소자의비아콘택형성방법 - Google Patents
반도체소자의비아콘택형성방법 Download PDFInfo
- Publication number
- KR100365936B1 KR100365936B1 KR1019950052459A KR19950052459A KR100365936B1 KR 100365936 B1 KR100365936 B1 KR 100365936B1 KR 1019950052459 A KR1019950052459 A KR 1019950052459A KR 19950052459 A KR19950052459 A KR 19950052459A KR 100365936 B1 KR100365936 B1 KR 100365936B1
- Authority
- KR
- South Korea
- Prior art keywords
- via contact
- metal layer
- forming
- film
- contact plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 비아콘택 형성 방법에 관한 것으로, 반도체 기판 상부에 층간 절연막을 형성하고, 그 상부에 하부금속층, 식각중지금속층, 비아콘택플러그용 금속층 및 반사방지막을 순차적으로 형성한 후 비아콘택마스크를 이용한 식각공정으로 비아콘택플러그를 먼저 형성하고, 하부금속배선 마스크를 이용한 사진식각공정으로 하부금속층을 패터닝하여 하부금속배선을 형성한 후 전체표면 상부에 금속층간절연막을 형성한 다음, CMP 공정으로 상기 금속층간절연막을 제거하여 평탄화시키고, 상기 반사방지막을 제거한 후 상기 비아콘택플러그에 접속되는 상부금속배선을 형성하여 안정된 비아콘택을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 고집적 반도체 소자의 제조에서 필수적인 다층배선 형성에 필요한 비아 플러그 형성 방법에 관한 것으로, 특히 하부 금속층 형성 시 상부 금속과 콘택될 부위에 하부 금속 플러그를 형성하고, 이때 식각종료점을 확인하기 위해 식각 중지용 금속층을 하부금속층과 하부 금속플러그 형성용 금속층 사이에 증착하여 식각을 용이하게 하여 하부 금속 플러그를 형성한 후 금속층간의 절연을 위한 금속층간 절연막을 종착하고, 씨.엠.피(CMP : Chemical Mechanical Polishing, 이하에서 CMP라 함)로 하부금속 플러그 위의 금속 층간 절연막 을 제거한 후 상부 금속 배선층을 형성하는 방법에 관한 것이다.
종래의 비아콘택 형성 방법은 제 1 금속 배선을 형성하고 전체 표면상부에 제 1 층간 절연막을 증착하고, 에스. 오. 지. ( SOG : Spin On Glass, 이하에서 SOG 라 함 ) 막을 도포하여 평탄화하고, 제 2 층간 절연막을 증착한 후 비아콘택 마스크(도시안됨)를 이용한 식각공정으로 상기 제 1 금속배선을 노출시키는 비아콘택홀을 형성한다. 그리고, 상기 비아콘택홀을 통하여 상기 제 1 금속 배선에 접속되는 제 2 금속 배선을 형성한다. 그러나, 상기 종래기술은 콘택홀 형성후에 노출되는 상기 제 1 금속 배선이 상기 SOG막에 함유되어 있는 수분으로 인하여 부식되는 경우가 발생된다. 그리고, 이러한 현상은 비아콘택홀의 단차비가 커져 상부금속층인 제 2 금속 배선의 단차 피복성이 나쁠수록 반도체소자에 치명적으로 작용한다.
이와 같은 현상들을 개선하기 위하여 SOG 에치백 기술 또는 비아홀 측벽에 스페이서를 형성하는 기술 등이 제안되고 있으나 소자의 집적도 증가에 따른 비아콘택홀의 크기가 작아지고 단차비가 증가하여 상부금속의 단차 피복성이 저하되는 것에 대한 근본적인 해결책이 되지 못하여 반도체 소자의 수율 및 신뢰성을 저하시키고 그에 따른 반도체 소자의 고집적화를 어렵게 하는 문제점이 있다.
제 1A 도 내지 제 1D 도는 종래의 방법에 의한 반도체 소자의 비아콘택 형성방법을 도시한 단면도이다.
제 1A 도를 참조하면, 반도체 기판 상부에 형성된 층간절연막(1) 상부에 하부 금속층(도시안됨)을 증착한다. 그리고, 상기 하부금속층 상부에 반사방지막(도시안됨)을 형성한다.
그 다음, 하부금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 반사방지막패턴(3)이 적층되어 있는 하부금속배선(2)을 형성한다.
제 1B 도를 참조하면, 상기 구조 전면에 제 1금속층간절연막(4)을 증착하고, SOG막(5)을 도포하여 평탄화한 후 상기 SOG막(5) 상부에 제2금속층간절연막(6)을 증착한다.
제 1C 도를 참조하면, 비아콘택 마스크를(도시안됨) 이용한 식각공정으로 상기 반사방지막패턴(3)까지 제거하여 하부금속배선(2)을 노출시키는 비아콘택홀(7)을 형성한다.
이때, 상기 비아콘택홀(7) 측벽의 SOG막(5)이 노출되고 반도체 소자의 집적도가 증가함에 따라 상기 비아콘택홀(7)의 크기가 줄어들게 되어 상기 비아콘택홀(7)의 단차비가 증가하게 된다.
제 1D 도를 참조하면, 상기 비아콘택홀(7)을 통하여 상기 하부금속배선(2)에접속되는 상부금속층(8)을 형성한다.
이때, 상기 SOG막(5)과 상부금속층(8)이 상기 비아콘택홀(7) 측벽에서 직접접촉된다. 상기 상부금속층(8)을 증착 시 SOG막 내에 함유된 수분이 빠져 나오면서 측벽으로의 상부금속층(8)의 증착을 방해하여 상부금속층(8)을 단차피복성을 크게 저하시킬뿐만 아니라 차후의 신뢰성 시험 시 이와 같이 SOG막과 직접 접촉된 상부 금속층(8)이 SOG막을 따라 이동해온 수분 등에 의하여 부식되어 결국 배선 단락을 일으키는 원인이 되고 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 하부금속층 상부 비아콘택플러그가 형성될 부분에 콘택플러그를 먼저 형성하고 평탄화공정 및 상부 금속층 형성공정으로 콘택홀 형성공정 없이 안정된 비아콘택을 형성함으로써 반도체 소자의 특성 및 신뢰성을 향상시키는 동시에 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 비아콘택 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 비아콘택 형성 방법의 특징은,
반도체기판 상부에 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 하부금속층, 식각중지용 금속층, 비아콘택플러그용금속층 및 반사방지막을 형성하는 공정과,
비아콘택 마스크를 이용한 사진식각공정으로 상기 반사방지막, 비아콘택플러그용 금속층 및 식각중지용 금속층을 식각하여 반사방지막패턴, 비아콘택플러그 및 식각중지용 금속층패턴을 형성하되, 상기 비아콘택플러그용 금속층은 상기 식각중지용 금속층을 식각장벽으로 사용하여 식각하는 공정과,
하부금속배선 마스크를 이용한 사진식각공정으로 상기 하부금속층을 식각하여 하부금속배선을 형성하는 공정과,
전체표면 상부에 금속층간절연막을 형성하는 공정과,
상기 금속층간절연막을 화학적 기계적 연마공정으로 제거하여 상기 반사방지막패턴을 노출시키는 공정과,
상기 반사방지막패턴을 제거하여 상기 비아콘택플러그를 노출시키는 공정과,
상기 비아콘택플러그에 접속되는 상부금속배선을 형성하는 공정과,
상기 식각 중지용 금속층은 티타늄막이나 티타늄질화막으로 형성되는 것과,
상기 금속층간절연막은 산화질화막 또는 과잉 실리콘 산화막 ( Si-rich oxide) 으로 형성되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제 2A 도 내지 제 2D 도는 본 발명의 실시예에 따른 반도체 소자의 비아콘택 형성방법을 도시한 단면도이다.
제 2A 도를 참조하면, 층간 절연막(11) 상부에 하부금속층(13), 식각중지용 금속층(15), 비아콘택플러그용 금속층(17) 및 반사방지막(19)의 적층구조를 형성한다. 이때, 상기 비아콘택플러그용 금속층(17)은 금속배선의 단차를 고려하여 충분히 두껍게 한다.
제 2B 도를 참조하면, 비아콘택마스크를 이용한 사진식각공정으로 상기 반사방지막(l9), 비아콘택플러그용 금속층(17) 및 식각중지용 금속층(15)을 건식식각하여 반사방지막패턴(20), 비아콘택플러그(18) 및 식각중지용 금속층패턴(16)을 형성한다.
이때, 상기 식각중지용 금속층(15)으로 티타늄을 사용한다. 상기 하부금속층(13) 상부에 증착한 후 그 상부의 비아콘택플러그용 금속층(17)을 식각할 때 식각중지점을 확인하도록 하는 역할을 하여 적정한 식각 두께의 제어를 가능하게 한다.
여기서, 상기 사진식각공정은 네가티브형 감광막(도시안됨)를 전체표면 상부에 도포하고, 이를 비아콘택마스크(도시안됨)를 이용한 사진공정으로 감광막패턴을 형성한 후 상기 감광막패턴을 식각마스크로 이용하여 실시된다.
다음, 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 하부금속층(13)을 식각하여 하부금속배선(14)을 형성한다.
제 2C 도를 참조하면, 전체표면 상부에 금속층간절연막(21)을 소정 두께 증착한다. 이때, 상기 금속층간 절연막(21)의 두께는 비아콘택플러그(18)보다 두껍게 형성한다.
그리고, 상기 금속층간 절연막(21)은 필드 트랜지스터 (field-Tr. ) 의 필드인버젼 ( Field-inversion ) 현상을 방지하는 것으로 알려진 산화질화막이나 과잉 실리콘 산화막 ( Silicon-rich oxide )으로 형성된 것이다.
제 2D 도를 참조하면, 상기 금속층간 절연막(21)을 CMP 를 이용하여 상기 비아콘택플러그(18) 위의 상기 금속층간절연막(21) 및 반사방지막패턴(20)을 제거함으로써 상기 금속층간절연막(21)의 상부 표면에 상기 비아콘택플러그(18)가 드러나도록 한다. 그리고, 진공 내에서 스퍼터 장비로 RF 식각으로 상기 비아콘택플러그(18) 상부의 상기 반사방지막패턴(20)을 제거하고 인쉬트 (in-situ) 공정으로 상부금속층(23)을 증착함으로써 비아콘택플러그(18)로 연결된 상,하부금속배선(14,23)을 접속시킨다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 비아콘택 형성방법은, 하부금속층 위에 비아콘택플러그를 먼저 형성한 후 CMP 공정으로 상기 비아콘택플러그 상부의 금속층간 절연막 및 반사방지막을 제거하여 상부금속층과 접속되도록 하는 방법으로 특히 비아콘택플러그 형성 시 식각 두께의 제어를 위한 식각중지용 금속층의 채용으로 신뢰할 수 있는 공정을 할 수 있으며 이와 같은 방법으로 형성된 비아콘택공정 및 금속배선공정으로 반도체 소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
제 1A 도 내지 제 1D 도는 종래 기술에 따른 반도체 소자의 비아콘택(Via contact)형성 방법을 도시한 단면도.
제 2A 도 내지 제 2D 도는 본 발명의 실시예에 따른 반도체 소자의 비아콘택 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
1, 11 : 층간절연막 2, 14 : 하부금속배선
3, 20 : 반사방지막패턴 4 : 제1금속층간절연막
5 : SOG 막 6 : 제2금속층간절연막
7 : 비아콘택홀(Via contact hole) 8, 23 : 상부금속층
13 : 하부금속층 15 : 식각중지용 금속층
16 : 식각중지용 금속층패턴 17 : 비아콘택플러그용 금속층
18 : 비아콘택플러그 19 : 반사방지막
21: 금속층간절연막
Claims (5)
- 반도체기판 상부에 층간절연막을 형성하는 공정과,상기 층간절연막 상부에 하부금속층, 식각중지용 금속층, 비아콘택플러그용 금속층 및 반사방지막을 형성하는 공정과,비아콘택 마스크를 이용한 사진식각공정으로 상기 반사방지막, 비아콘택플러그용 금속층 및 식각중지용 금속층을 식각하여 반사방지막패턴, 비아콘택플러그 및 식각중지용 금속층패턴을 형성하되, 상기 비아콘택플러그용 금속층은 상기 식각중지용 금속층을 식각장벽으로 사용하여 식각하는 공정과,하부금속배선 마스크를 이용한 사진식각공정으로 상기 하부금속층을 식각하여 하부금속배선을 형성하는 공정과,전체표면 상부에 금속층간절연막을 형성하는 공정과,상기 금속층간절연막을 화학적 기계적 연마공정으로 제거하여 상기 반사방지막패턴을 노출시키는 공정과,상기 반사방지막패턴을 제거하여 상기 비아콘택플러그를 노출시키는 공정과,상기 비아콘택플러그에 접속되는 상부금속배선을 형성하는 공정을 포함하는 반도체 소자의 비아콘택 형성방법.
- 제 1 항에 있어서,상기 식각 중지용 금속층은 티타늄막으로 형성되는 것을 특징으로 하는 반도체 소자의 비아콘택 형성방법.
- 제 1 항에 있어서,상기 반사방지막은 티타늄질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 비아콘택 형성방법.
- 제 1 항에 있어서,상기 금속층간 절연막은 산화질화막으로 형성되는 것을 특징으로 하는 반도체 소자의 비아콘택 형성방법.
- 제 1 항에 있어서,상기 금속층간 절연막은 과잉 실리콘 산화막(Si-richoxide)으로 형성되는 것을 특징으로 하는 반도체 소자의 비아콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052459A KR100365936B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의비아콘택형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052459A KR100365936B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의비아콘택형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052299A KR970052299A (ko) | 1997-07-29 |
| KR100365936B1 true KR100365936B1 (ko) | 2003-03-03 |
Family
ID=37491080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052459A KR100365936B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체소자의비아콘택형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365936B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190055705A (ko) * | 2017-11-15 | 2019-05-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 및 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107043A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置の導電線路の形成方法 |
| JPS63114236A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03148130A (ja) * | 1989-11-02 | 1991-06-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH05102314A (ja) * | 1991-03-20 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05109908A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | 多層配線の製造方法 |
-
1995
- 1995-12-20 KR KR1019950052459A patent/KR100365936B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107043A (ja) * | 1986-10-23 | 1988-05-12 | Nec Corp | 半導体装置の導電線路の形成方法 |
| JPS63114236A (ja) * | 1986-10-31 | 1988-05-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03148130A (ja) * | 1989-11-02 | 1991-06-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH05102314A (ja) * | 1991-03-20 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体装置の多層配線形成方法 |
| JPH05109908A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | 多層配線の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190055705A (ko) * | 2017-11-15 | 2019-05-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 및 방법 |
| KR102127795B1 (ko) * | 2017-11-15 | 2020-07-01 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 패키지 및 방법 |
| US11031342B2 (en) | 2017-11-15 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method |
| US11948890B2 (en) | 2017-11-15 | 2024-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052299A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548396B2 (en) | Method of producing an interconnect structure for an integrated circuit | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US6294315B2 (en) | Method of forming a metal wiring by a dual damascene process using a photosensitive polymer | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101036159B1 (ko) | 듀얼 다마신 방법을 이용한 금속 배선 형성 방법 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| KR100406741B1 (ko) | 반도체 소자 제조 방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR0172791B1 (ko) | 반도체 소자의 다층배선 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR0170910B1 (ko) | 반도체 소자의 비아콘택 형성방법 | |
| KR100249130B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR100252873B1 (ko) | 반도체 소자의 다층배선 및 그의 형성방법 | |
| KR20040029868A (ko) | 반도체 소자 제조 방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100271402B1 (ko) | 반도체소자의접촉구형성방법 | |
| KR100600257B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100336653B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |