KR960008454B1

KR960008454B1 - 멀티포트(multiport) 메모리장치 및 그 조작방법

Info

Publication number: KR960008454B1
Application number: KR1019930003764A
Authority: KR
Inventors: 구미고 쓰지하시; 요시키 쓰지하시; 히로후미 시노하라
Original assignee: 미쓰비시덴키 가부시키가이샤; 시키모리야
Priority date: 1992-03-17
Filing date: 1993-03-12
Publication date: 1996-06-26
Also published as: KR930020455A; DE4238062A1; DE4238062C2; US5384734A; JPH05266654A

Abstract

내용 없음.

Description

멀티포트(multiport)메모리 장치 및 그 조작방법

제1도는 이 발명의 제1실시예에 의한 멀티포트 메모리 구성을 표시하는 블록도.

제2도는 제1도의 멀티포트 메모리에 포함되는 메모리셀의 구성표시도.

제3도는 제1도의 멀티포트 메모리에 포함되는 워드선구동회로의 구성표시도.

제4도는 제3도의 워드선구동회로의 동작을 표시하는 파형도.

제5도는 제3도의 워드선구둥회로의 동작 요약 표시도.

제6도는 제1도의 멀티포트 메모리에 포함되는 워드선구동회로의 다른예의 표시도.

제7도는 제6도의 워드선구동회로의 동작을 표시하는 파형도.

제8도는 제6도의 워드선구둥회로의 동작요약 표시도.

제9도는 이발명의 제2실시예에 의한 멀티포트 메모리의 구서을 표시한 블럭도.

제10도는 제9도의 멀티포트 메모리에 포함되는 워드선구동회로의 구성표시도.

제11도는 이 발명의 제3실시예에 의한 멀티포트 메모리의 구성을 표시하는 블록도.

제12도는 제11도의 멀티포트 메모리에 포함되는 메모리셀의 구성을 표시하는 개략회로도.

제13도는 제11도의 멀티포트 메모리에 포함되는 워드선구동회로의 구성표시도.

제14도는 이 발명의 제4실시예에 의한 멀티포트 메모리의 구성을 표시하는 블록도.

제15도는 제14도의 멀티포트 메모리에 포함되는 워드선구동회로의 구성표시도.

제16도는 종래의 멀티포트 메모리의 구성을 표시하는 불럭도.

제17도는 제16도의 멀티포트 메모리에 포함되는 메모리셀의 구성을 표시하는 개략회로도.

제18도는 제16도의 멀티포트 메모리에 포함되는 제1 및 제2의 주소해독기와 제1 및 제2의 워드선구동회로의 부분구성을 표시하는 개략회로도.

제19도는 종래의 다른 멀티포트 메모리의 구성을 표시하는 블록도.

제20도는 제19도의 멀티포트 메모리에 포함하는 메모리셀의 구성표시도.

제21도는 BUSY회로의 구성을 표시하는 개략회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1a,1b : 메모리셀 어레이 21 : 제1행주소해독기

22 : 제2행주소해독기 3a∼3d : 워드선구동회로

41 : 제1열주소해독기 42 : 제2열주소해독기

MC1,MC2 : 메모리셀 300,304 : 워드선제어회로

301∼303,305 : 신호발생회로 WL1 : 제1워드선

WL2 : 제2워드선 BL1 : 제1비트선

BL2 : 제2비트선.

이 발명은 멀티포트 메모리(multiport memory)장치에 관한 것으로 특히 동일메모리로의 접근이 경합한 경우의 동작을 개량한 것이다. 멀티포트 메모리는 다수의 포트(port)를 구비한 메모리이며, 예를들면 마이크로프로세서등에 내장되는 레지스터 파일(File)로서 사용된다.

여기서 포트는 하나의 주소신호로 동작하는 일련의 회로를 말한다.

제16도는 종래의 멀티포트 메로리의 한예를 표시하는 개략회로도이다.

이 종류의 멀티포트 메모리는 일본국 특개소 63-201986호 공보에 공시되어 있다.

제16도에서, 메모리셀 어레이는 다수의 행과 다수의 열에 어레이상으로 배치된 다수의 2포트 메모리셀을 포함한다. 제16도에 있어서는 하나의 메모리셀 MC0만이 표시되어 있다.

다수의 제1 및 제2의 워드선(WL1)(WL2)은 메모리셀의 다수행에 대응하는 배열되고 한편 다수의 제1 및 제2의 비트선(BL1)(BL2)는 메로리셀의 다수열에 대응하여 배열된다.

메모리셀 MC는 대응하는 제1 및 제2의 워드선(WL1)(WL2) 및 대응하는 제1 및 제2의 비트선(BL1)(BL2)에 접속된다. 제1주소해독기(21)는 외부에서 부여된 제1의 주소신호(A1)를 해독하여 다수의 제1워드선(WL1)중 하나를 선택한다.

제1워드선구동회로(31)는 제1주소해독기(21)의 출력에 응답하여 선택된 제1워드선(WL1)을 구동한다. 제2주소해독기(22)는 외부에서 부여된 제2주소신호(A2)에 응답하여 다수의 제2워드선(WL2)중 하나를 선택한다. 제2워드선구동회로(32)는 제2주소해독기(22)의 출력에 응답하여 선택된 제2워드선(WL2)을 구동한다.

구동된 제1워드선(MC1)에 접속된 다수의 메모리셀 MC로부터 각각 대응하는 제1비트선(BL1)으로 데이터가 판독된다. 또 구동된 제2워드선(WL2)에 접속된 다수의 메모리셀 MC로부터 각각 대응하는 제2비트선(BL2)으로 데이터가 판독된다.

판독동작시에 감지증폭기(5)는 다수의 제1비트선(BL1)상의 데이터 및 다수의 제2비트선(BL2)상의 데이터를 증폭하여 이들 데이터를 제1 및 제2의 데이터버스(D1)(D2)로 공급한다.

기록드라이버 및 기록제어회로(6)는 기록동작시에 제1 및 제2의 데이터버스(D1)(D2)상의 데이터를 다수의 제1 및 제2의 비트선(BL1)(BL2)로 각각 공급한다.

비트선 프리차지(precherge)회로(7)는 제1 및 제2의 비트선(BL1)(BL2)을 프리차지한다.

동작 제어회로(8)는 제1 및 제2의 기준클럭(ψ1)(ψ2),칩선택신호 CS 및 제2판독/기록신호(RW1)(RW2)를 수신하여 프리차지신호(P1)(P2)(P3),제1 및 제2의 감지가능화(sense enable)신호(SE1)(SE2) 및 제1, 제2의 기록능화(write enable)신호(WE1)(WE2)를 발생한다.

프리차지신호(P1)(P2)(P3)는 비트선 프리차지신호(7)에 부여된다.

제1 및 제2감지가능화신호(SE1)(SE2)는 감지증폭기(5)에 부여된다.

제1 및 제2의 기록가능화신호(WE1)(WE2)는 제1워드선구동회로(31), 제2워드선구동회로(32) 및 기록드라이버 및 기록제어회로(6)에 부여된다.

칩선택신호 CS는 멀티메모리의 선택상태나 비선택상태를 선택하기 위한 제어신호이다.

제1판독/기록신호(RW1)는 제1포트에 대하여 판독상태 또는 기록상태를 선택하기 위한 제어신호이고,제2판독/기록신호(RW2)는 제2포트에 대한 판독상태 또는 기록상태를 선택하기 위한 제어신호이다.프리차지신호(P1)는 제1비트선(BL1)을 프리차지하기 위한 제어신호이고, 프리차지신호(P2)는 제2비트선(BL2)을 프리차지하기 위한 제어신호이며, 프리차지신호(P3)는 제1 및 제2의 비트선(BL1)(BL2)를 고속으로 프리차지하기 위하여 제1 및 제2의 비트선(BL1)(BL2)의 전위를 균등화하기 위한 제어신호이다.

제1감지가능화신호(SE1)은 제1비트선(BL1)상의 데이터의 감지동작을 활성화하기 위한 신호이다. 제2감지가능화신호(SE2)는 제1비트선(BL2)상의 데이터의 감지동작을 활성화하기 위한 신호이다.제1기록가능화신호(WE1)는 제1포트를 기록상태 또는 판독상태로 설정하기 위한 신호이다. 제1기록가능화신호(WE1)의 논리치가 H레벨 및 L레벨일 때 제1포트는 각각 기록상태 및 판독상태에 설정된다. 제2기록가능화신호(WE2)가 H 및 L레벨일때 제2포트는 각각 기록 및 판독상태에 설정된다.

기록드라이버 및 기록제어회로(6)는 제1기록가능화신호(WE1)가 H일 때 제1데이터버스(D1)상의 데이터 기록데이터로서 제1 및 제2의 비트선(BL1)(BL2)에 전송한다.

이 기록드라이버 및 기록제어회로(6)은 또 제2기록가능화신호(WE2)가 H일때 기록데이터로서 제2데이터버스(D2)상의 데이터를 제1 및 제2의 비트선(BL1)(BL2)에 전송한다.

제1 및 제2의 기록가능화신호(WE1)(WE2)가 L일 때 기록드라이버 및 기록제어회로(6)는 높은 임피던스 상태로 된다.제17도는 2포트 메모리셀 MC0의 구성을 표시하는 개략회로도이다. 이 메모리셀 MC0는 인버터(G1)(G2) 및 N채널 MOS트랜지스터로 구성되는 제1 및 제2의 접근게이트(T1)(T2)를 포함한다.인버터(G1)의 입력단과 인버터(G2)의 출력단은 기억노드(Q1)에 접속된다.인버터(G1)의 출력단과 인버터(G2)의 입력단은 기억노드(Q2)에 접속된다.

이에 의하여 기억유지회로가 구성된다. 기억노드(Q1)의 제1비트선(BL1)간에 접속된 제1접근게이트(T1)는 제1워드선(WL1)의 전위를 받아서 도통상태 또는 비도통상태가 된다.

기억노드(Q2)와 제2비트선(BL2)간에 접속된 제2접근게이트(T2)는 제2워드선(WL2)의 전위를 받아서 도통상태 또는 비도통상태가 된다. 인버터(G1)(G2)는 플립플롭을 구성하는 기억노드(Q1)(Q2)에 서로 상보적인 데이터가 기억된다.

판독동작시에 제1워드선(WL)이 선택되면은 제1접근게이트(T1)가 온되어 기억노드(Q1)에 유지된 데이터가 제1비트선(BL1)으로 전송된다.

이 테이터는 제16도에 표시한 감지증폭기(5)를 통하여 제1데이터버스(D1)로 공급된다.

제2워드선(WL2)이 선택되면 제2접근게이트(T2)가 온되어 기억노드(Q2)에 유지된 데이터가 제2비트선(BL2)으로 전송된다.에 데이터는 제16도에 표시한 감지증폭기(5)를 통하여 제2데이터버스(D2)로 공급된다.기록동작시에 제1 및 제2의 비트선(BL1)(BL2)이 공히 사용된다.제16도에 표시한 제1또는 제2의 데이터 버스(D1)(D2)상의 데이터는 기록드라이버 및 기록제어회로(6)를 통하여 제1 및 제2의 비트선(BL1)(BL2)로 공급된다.

기록데이터 및 기록데이터의 반전데이터를 각각 제1비트선(BL1)및제2비트선(BL2)에 공급된다.제1 및 제2의 워드선(WL1)(WL2)이 선택되면 제1 및 제2의 접근게이트(T1)(T2)가 온되어 제1비트선(BL1)상의 기록데이터가 기억노드(Q1)에 기록되고, 제2비트선(BL2)상의 반전데이터가 기억노드(Q2)에 기록된다.

제18도는 제1 및 제2의 주소해독기(21)(22)와 제1 및 제2의 워드선구동회로(31)(32)의 구성예를 표시하는 개략회로도이다.이 제18도는 1세트의 제1 및 제2의 워드선(WL1)(WL2)에 대응하는 부분만을 표시하고 있다.

제1주소해독기(21) 및 제2주소해독기(22)에는 각각 NAND게이트(G21) 및 NAND게이트(22)가 포함된다. 제1워드선구동회로(31)에는 3상태 버퍼(G31a)(G31b) 및 제어신호발생회로(81)가 포함된다. 제2워드서구동회로(32)에는 3상태 버퍼(G32a)(G32b) 및 제어신호발생회로(82)가 포함된다. 제1주소신호(A1)의 각 비트 또는 그 반전신호는 NAND게이트(G21)의 각 입력단자에 부여된다. NADA게이트(G21)의 출력이 L이 되면 제1 및 제2의 워드선(WL1)(WL2)이 선택된다. 제2주소신호(A2)의 각 비트 또는 그 반전신호는 NAND게이트(G22)의 각 입력단자에 부여된다. NAND게이트(G22)의 출력이 L이 되면 제1 및 제2의 워드선(WL1)(WL2)이 선택된다. 3상태 버퍼(G31a)는 제1포트에 관한 판독동작 또는 기록동작시에 활성화된다.

3상태 버퍼(G31b)는 제1포트에 관한 기록동작시에만 활성화된다.

3상태 버퍼(G32a)는 제2포트에 관한 판독동작 또는 기록동작시에 활성화된다.

3상태 버퍼(G32b)는 제2포트에 관한 기록동작시에만 활성화된다.

제어신호발생회로(81)는 제1 및 제2기록가능화신호(WE1)(WE2)에 응답하여 3상태 버퍼(G31a)(G31b)를 제어한다. 제어신호발생회로(82)는 제1 및 제2의 기록가능화신호(WE1)(WE2)에 응답하여 3상태 버퍼(G32a)(G32b)를 제어한다.

제1기록가능화신호(WE1)이 L(제1포트가 판독상태)이면 3상태 버퍼(G31a)는 제1워드선(WL1)을 H로 구동하여 3상태 버퍼(G31b)의 출력이 높은 임피던스상태로 된다.

제2기록화가능화신호(WE2)가 L(제2포트가 판독상태)이면 3상태 버퍼(G32a)는 제2워드선(WL2)을 H로 구동하여 3상태 버퍼(G32b)의 출력이 높은 임피던스상태로 된다.

제1기록화가능화신호(WE1)가 H(제1포트가 기록상태)이면 제1 및 제2의 워드선(WL1)(WL2)은 3상태 버퍼(G31a)(G31b)에 의하여 각각 구동된다.

이때 3상태 버퍼(G32a)(G32b)의 출력은 공히 제2포트에서의 선택동작을 금지하기 위하여 높은 임피던스상태로 된다. 제2기록가능화신호(WE2)가 H(제2포트가 기록상태)이면 제2 및 제1의 워드선(WL2)(WL1)은 3상태 버퍼(G32a)(G32b)에 의하여 각각 H로 구동된다.

이때 3상태 버퍼(G31a)(G31b)는 공히 제1포트에서의 선택동작을 금지하기 위하여 높은 임피던스상태가 된다.제19도는 종래의 멀티포트 메모리의 다른예를 표시하는 블록도이다.

이 종류의 멀티포트 메모리는 일본국 특개소 62-175993호 공보에 제시되어 있다.

제19도에서, 메모리셀 어레이(10)는 다수행과 다수열로 매트릭스로 배치된 다수의 2포트 메모리셀을 포함한다. 제1행주소해독기(21)는 제1행주소해독기(A1r)에 응답하여 메모리셀 어레이(10)내의 다수행 중에서 어느1행을 선택한다.

제2행주소해독기(22)는 제2행주소해독기(A2r)에 응답하여 메모리셀 어레이(10)내의 다수행 중에서 어느 1행을 선택한다. 제1열주소해독기(41)은 제1열주소신호(A1c)에 응답하여 메모리셀 어레이(10)내의 다수열 중에서 어느 1열을 선택한다.

제2열주소해독기(42)는 제2열주소신호(A2c)에 응답하여 메모리셀 어레이(10)내의 다수열 중에서 어느 1열을 선택한다. 제1입출력회로(91)는 판독/기록신호(RW1)에 응답하여 제1행주소해독기(21) 및 제1열주소해독기(21) 및 제1열주소해독기(41)에 의하여 선택된 메모리셀내에 제1데이터버스(D1)상의 데이터를 기록한다.

제2입출력회로(92)는 판독/기록신호(RW2)에 응답하여 제2행주소해독기(22) 및 제2열주소해독기(42)에 의하여 선택된 메모리셀로부터 제2데이터버스(D2)로 데이터를 판독하거나, 제2데이터버스(D2)상의 데이터를 제2행주소해독기(22) 및 제2열주소해독기(42)에 의하여 선택된 메모리셀에 기록한다.BUSY회로(100)는 제1 및 제2의 행주소신호(A1r)(A2r),제1 및 제2의 열주소신호(A1c)(A2c) 및 제1 및 제2의 판독/기록신호(RW1)(RW2)에 응답하여 제1 및 제2의 BUSY 신호(BUSY1)(BUSY2)를 발생한다.

제1행주소신호(A1r) 및 제1열주소신호(A1c)는 제1포트에 대응하는 제1주소신호(A1)을 구성하고, 제2행주소신호(A2r) 및 제2열주소신호(A2c)는 제2포트에 대응하는 제2주소신호(A2)를 구성한다. 제20도는 2포트 메모리셀의 구성표시도이다.

이 종류의 메모리셀(MC1)은 플립플롭형 정적(static)메모리셀이다.

메모리셀(MCI)은 플립플롭회로 FF, N채널 MOS트랜지스터로 구성되는 제1접근게이트(T1a)(T1b), N채널 MOS트랜지스터로 구성되는 제2접근게이트(T2a)(T2b)를 포함한다.

메모리셀(MC1)은 제1포트에 대응하는 제1워드선(WL1),제2포트에 대응하는 제2워드선(WL2),제1포트에 대응하는 제1비트선(BL1a)(BL1b) 및 제2포트에 대응하는 제2비트선에(BL2a)(BL2b)에 접속된다.

제1접근게이트(T1a)는 플립플롭 FF와 제1비트선(BL1a)간에 접속되고 제1워드선(WL1)의 전위에 응답하여 도통상태 또는 비도통상태가 된다.

제1접근게이트(T1b)는 플립플롭회로 FF와 제1비트선(BL1b)간에 접속되고 제1워드선(WL1)의 전위에 응답하여 도통상태 또는 비도통상태가 된다.

제2접근게이트(T2a)는 플립플롭회로 FF와 제2비트선(BL2a)간에 접속되고 제2워드선(WL2)의 전위에 응답하여 도통상태 또는 비도통상태가 된다.

제2접근게이트(T2b)는 플립플롭회로 FF와 제2비트선(BL2a)간에 접속되고 제2워드선(WL2)의 전위에 응답하여 도통상태 또는 비도통상태가 된다.

제1비트선(BL1a)(BL1b)에는 서로 상보적인 데이터가 부여된다.

마찬가지로, 제2비트선(BL2a)(BL2b)에도 서로 상보적인 데이터가 부여된다.

제1 및 제2워드선(WL1)(WL2)는 위드선군을 구성한다. 제1 및 제2의 비트선(BL1a)(BL1b)(BL2a)(BL2b)도 비트선군을 구성한다.

제19도에 표시한 제1행주소해독기(21)는 제1행주소신호(A1r)를 해독하여 다수의 워드선군중 어느 하나에 제1워드선(WL1)을 선택한다.제1열주소해독기(41)는 제1열주소신호(A1c)를 해독하여 다수의 비트선군중 어느 하나에 포함된 1세트의 제1비트선(BL1a)(BL1b)을 선택한다. 제2행주소해독기(22)는 제2행주소신호(A2r)를 해독하여 다수의 워드선군중 어느 하나에 포함된 제2워드선(WL2)을 선택한다. 제2열주소해독기(42)는 제2열주소신호(A2c)를 해독하여 다수의 비티선군중 어느 하나에 포함된 1세트의 제2비트선(BL2a)(BL2b)을 선택한다.제20도를 참조하여,제1워드선(WL1)이 선택되면, 제1접근게이트(T1a)(T1b)가 온되어 플립폴롭회로 FF에 유지된 데이터 및 그 반전데이터가 제1비트선(BL1a)(BL1b)에 각각 판독되거나, 제1비트선(BL1a)(BL1b)상의 데이터 및 반전에이터를 플립플롭회로 FF에 기록한다.제2워드선(WL2)이 선택되면, 제2접근게이트(T2a)(T2b)가 온되어, 플립플롭회로 FF에 유지된 데이터 및 그 반전데이터가 제2비트선(BL2a)(BL2b)에 각각 판독되거나, 제2비트선(BL2a)(BL2b)상의 데이터 또는 그 반전된 데이터를 플립플롭회로 FF에 기록된다.

제1포트에 대응하는 제1워드선(WL1)과 제2포트에 대응하는 제2워드선(WL2)을 개별적으로 선택할수 있으므로, 각 포트에 대응하는 비트선으로부터 임의의 메모리셀에 개별적으로 데이터를 기록할 수 있으며 또는 임의의 메모리셀에 기억된 데이터를 각 포트에 대응하는 비트선으로 개별적으로 판독할 수 있다.

제21도는 BUSY회로(21)의 일부 구성을 표시하는 개략회로도이다. 제21도에서는 제2BUSY신호(BUSY2)를 발생하기 위한 신호발생회로만을 표시하고 있다. 신호발생회로는 다수의 2입력 배타적 OR회로(G91) 및 OR회로(G92)(G93)를 포함한다.

각 배타적 OR회로(G91)에는 제1주소신호(A1)의 각비트(A1(i))가 부여되는 한쪽 입력단자와 제2주소신호(A2)의 각 비트(A2(i))가 부여되는 다른쪽 입력단자가 있다.

여기서 I는 0∼n의 임의의 정수이다. 다수의 배타적 OR회로(G91)의 출력은 OR회로(G92)에 부여된다. OR회로(G92)의 출력은 OR회로(G93)의 한쪽 입력단자에 부여된다.

OR회로(G93)의 다른쪽 입력단자에는, 제1의 판독/기록신호(RW1)이 부여된다.

제2BUSY신호(BUSY2)는 OR회로(G93)로부터 부여된다. 다수의 배타적 OR회로(G91) 및 OR회로(G92)는 주소일치/불일치검출회로를 구성한다.

제1BUSY신호(BUSY1)를 발생하는 신호발생회로도 제21도에 포시하는 신호발생회로와 마찬가지로 다수의 배타적 OR회로(G91) 및 OR회로(G92)는 구성되는 주소일치/불일치검출회로와 제1BUSY신호(BUSY1)를 발생하는 OR회로(G93)포함한다. 단 OR회로(G93)의 다른쪽 입력단자에는 제2판독/기록신호(RW2)가 부여된다. 제1BUSY신호(BUSY1)는 제1포트에서의 기록동작 또는 판독동작의 정지를 지시하는 정지신호이다.

제2BUSY신호(BUSY2)는 제2포트에서의 기록동작 또는 판독동작의 정지를 지시하는 정지신호이다. 제 1포트에 대응하는 제1주소신호(A1)과 제2포트에 대응하는 제2주소신호(A2)가 꼭같은 주소를 표시하면 OR회로(G92)의 출력은 L이 된다.

이때 제1판독/기록신호(RW1)이 L(제1포트가 기록상태)이면 동일한 메모리셀에 데이터기록을 피하기 위하여 제2BUSY신호(BUSY2)가 L로 된다.

외부의 CPU는 이 제2BUSY신호(BUSY2)에 응답하여 제2포트로의 접근을 정지한다.

마찬가지로, 제2판독/기록신호(RW2)가 L(제2포트가 기록상태)이면 동일한 메모리셀에 데이터기록을 피하기 위하여 제1BUSY신호(BUSY1)이 L로 된다

외부의 CPU는 이 제1BUSY신호(BUSY1)에 응답하여 제1포트로의 접근을 정지한다.

제16도에 표시되는 멀티포트 메모리에 있어서, 제1 및 제2의 비트선(BL1)(BL2) 공히 기록 동작에 사용되므로 2개의 포트에서 동시에 기록동작을 실시할 수 없다.

이 경우에 먼저 접근된 포트의 기록동작이 완료된 후에 다음에 접근된 포트의 기록동작이 실시된다. 그러므로 2개 포트로부터 동일 메모리셀에 데이터를 동시에 기록할 수 없다.

이 결과, 메모리셀내에 기억된 데이터가 보호된다.

그러나, 한쪽 포트에서 기록동작이 실시되고 있으면 다른 포트에서는 판독동작도 실시할 수 없다.이 때문에 한쪽 포트에서 기록동작이 완료후 다른쪽 포트에서 판독동작을 실시할 필요가 있다. 따라서 접근속도가 느리다는 문제점이 있다.

제19도에 표시한 종래의 멀티포트 메모리에서는 2개의 포트에서 동시에 기록동작 또는 판독동작을 실시할 수 있다.그러나 2개 포트로부터 동시에 동일 메모리셀에 데이터를 기록하면 메모리에 기억된 데이터가 파괴된다.

따라서 한쪽 포트에 있어서, 어느 메모리셀에 데이터기록이 실시되고 있을때에는 다른쪽 포트에 있어서 동일 메모리셀로의 데이터기록을 금지시키는 것을 CPU등의 외부회로에 알릴 필요가 있다. 이를 위하여 BUSY 회로(100)의 설치가 필요하다.

이 결과, 회로 및 배선이 증가한다. 이 발명의 한 목적은 배선 및 회로의 증가없이 메모리셀내에 기억된 데이터를 보호하면서 가능한 한 동시에 동일 메모리셀에 접근가능한 멀티포트 메모리를 제공하는데 있다.이 발명의 다른 목적은 멀티포트 메모리장치의 접근속도를 향상시키는데 있다. 이 발명의 또다른 목적은 메모리장치의 메모리셀에 기억된 데이터의 파괴를 방지하면서 접근속도를 향상시키는데 있다. 이 발명에 의한 멀티포트 메모리장치는 데이터를 저장하는 다수의 메모리셀과, 각각 다수의 메모리셀중 어느하나에 개별적으로 접근하는 다수의 접근회로와 적어도 2개의 접근회로에 의하여 동일 메모리셀로의 접근이 경합될때 소정의 금지조건에 따라서 적어도 2개의 접근회로에 의하여 동일 메모리셀로의 동시접근을 금지하는 금지회로를 구비한다. 금지회로는 소정 금지조건에 따라서 금지상태설정신호를 발생하는 신호발생회로와, 적어도 2개의 접근회로에 의하여 동일 메모리셀의 접근이 경합될 때 금지상태설정신호에 응답하여 동일 메모리셀로의 동시접근을 금지하는 제어회로를 포함하여도 된다.

소정의 금지조건은 적어도 2개의 접근회로가 동일 메모리셀로 동시에 데이터의 기록을 하느 것이라도 된다. 소정의 금지조건은 적어도 2개의 접근회로가 동일 메모리셀에 동시에 데이터를 기록하고,적어도 2개의 접근회로가 동일 메모리셀에 동시에 데이터의 기록 및 판독을 하는 것이라도 된다. 멀티포트 메모리장치에 있어서, 적어도 2개의 접근회로에 의하여 동일 메모리셀로의 접근이 경합시 소정금지조건에 따라서 동일 메모리셀로의 동시접근이 금지된다.

소정금지조건이 충족되지 않으면 적어도 2개의 접근회로에 의한 동일 메모리셀로의 동시접근이 허용된다. 그러므로 메모리셀에 기억된 데이터가 보호되고 금지조건이 충족되지 않으면 동일 메모리셀의 동시접근이 가능하다. 간단하게 말하면, 소정금지조건이 충족될때에만 다수의 접근 회로에 의하여 동일 메모리셀로의 동시접근이 금지된다.

그외의 경우에는 다수의 접근회로에 의한 동일 메모리셀로의 동시접근이 허용된다.

그러므로 배선 및 제어회로의 증가없이 메모리셀내에 기억된 데이터를 보호하면서 가능한 한 자유도 높은 메모리접근을 가능하게 한다.

제1도는 이 발명의 제1실시예에 의한 멀티포트 메모리의 구성을 표시하는 블록도이다.

제1도의 멀티포트 메모리는 단일칩 CH상에 형성된다.

메모리셀 어레이(1a)는 다수행과 다수열의 어레이(array)상으로 배열된 다수의 2포트 메모리셀을 포함한다. 제1도에는 하나의 메모리셀(MC1)이 표시되고 있다.

메모리셀 어레이(1a)내의 다수의 행에 대응하여 다수의 워드선군 WL이 배열되고 메모리셀 어레이(1a)내의 다수열에 대응하여 다수의 비트선군 BL이 배열된다.

각 워드선군WL는 제1 및 제2의 워드선(WL1)(WL2)을 포함한다.

각 비트선군BL은 제1 및 제2의 비트선(BL1a)(BL1b)(BL2a)(BL2b)를 포함한다.

각 메모리셀(MC1)은 하나의 워드선군WL 및 하나의 비트선군 BL에 접속한다.

제1행주소해독기(21)는 외부에서 주어진 제1주소신호(A1)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제1워드선(WL1)을 선택한다.

제2행주소해독기(22)는 외부에서 주어진 제2주소신호(A2)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제2워드선(WL2)을 선택한다.

워드선구동회로(3a)는 제1및 제2의 기록가능화신호(동작정보신호)(WE1)(WE2)에 응답하여 제1행주소해독기(21)에 의하여 선택된 제1워드선(WL1)과 제2행주소해독기(22)에 의하여 선택된 제2워드선(WL2)을 H로 구동한다. 제1주소신호(A1)를 수신하는 제1행주소해독기(21),제1워드선(WL1) 및 제1비트선(BL1a)(BL1b)는 제1포트에 대응한다.

제1주소신호(A2)를 수신하는 제2행주소해독기(22), 제2워드선(WL2) 및 제2비트선(BL2a)(BL2b)은 제2포트에 대응한다. 감지증폭기(5), 기록드라이버 및 기록제어회로(6),비트선 프리차지회로(7)의 동작은 제16도에 표시한 감지증폭기(5), 기록드라이버 및 기록제어회로(6), 비트선 프리차지회로(7)의 동작과 같다.

판독동작에서 다수의 비트선(BL1a)(BL1b)에 판독된 데이터는 감지증폭기(5)에 의하여 증폭되어 제3데이터버스(D3)에 출력되고, 또는 다수의 제2비트선(BL2a)(BL2b)에 판독된 데이터가 감지증폭기(5)에 의하여 증폭되어 제4데이터버스(D4)로 출력된다.

기록동작에서는 제1데이터버스(D1)상의 데이터가 기록드라이버 및 기록제어회로(6)를 통하여 제1비트선(BL1a)(BL1b)에 전송되고 또는 제2데이터버스(D2)상의 데이터가 기록드라이버 및 기록제어회로(6)를 통하여 제2비트선(BL2a)(BL2b)으로 전송된다.

동작제어회로(8a)의 동작은 제16도에 표시한 동작제어회로(8)의 동작과 같다.

제2도는 2포트 메모리셀(MC1)의 구성표시도이다. 제2도에 표시한 메모리셀(MC1)의 구성은 제20도에 표시한 메모리셀(MC1)의 구성과 같다.

메모리셀(MC1)은 플립플롭회로 FF,제1포트에 대응하는 제2접근게이트(TIa)(T1b) 및 WP2포트에 대응하는 제2접근게이트(T2a)(T2b)를 포함한다.

제3도는 워드선구동회로(3a)의 구성표시도이다. 이 워드선구동회로(3a)는 다수의 워드선군 WL에 대응하는 다수의 워드선구동회로(300)와 NOR회로로 구성되는 신호발생회로(301)를 포함한다. 신호발생회로(301)는 제1 및 제2의 기록가능화신호(WE1)(WE2)에 응답하여 금지상태설정신호 INH를 발생한다. 각 워드선제어회로(300)는 복합게이트(G33)(G34) 및 인버터(G35)(G36)을 포함한다. 각 워드선구동회로(300)는 제1행주소해독기(21)에 대응하는 출력신호(W1(i)) 및 제2행주소해독기(22)에 대응하는 출력신호(W2(i))를 수신하고 대응하는 워드선군 WL의 제1 및 제2의 워드선(WL1)(WL2)을 구동한다.여기서 1는 정의 정수이다.

제1 및 제2의 기록가능화신호(WE1)(WE2)가 공히 L일때는 (제1 및 제2의 포트가 판독상태)복합게이트(G33)(G34)가 출력신호(W1(i))(W2(i))를 입력타이밍과 같은 타이밍으로 위상 반전하여 인버터(G35)(G36)에 각각 출력한다. 인버터(G35)(G36)는 복합게이트(G33)(G34)의 출력을 입력타이밍과 같은 타이밍으로 위상반전하여 제1 및 제2의 워드선(WL1)(WL2)에 각각 출력한다. 적어도 하나의 제1 및 제2의 기록가능화신호(WE1)(WE2)가 H일때에는(적어도 한쪽의 제1 및 제2의 포트가 기록상태)금지 상태 설정신호 INH는 L로된다.

이 결과, 복합게이트(G33)(G34)는 플립플롭으로서 동작한다.

출력신호(W1(i))가 출력신호(W2(i))에 앞서 H가 되면 출력신호(W1(i))는 제1워드선(WL1)에 전송된다. 출력신호(W2(i))가 출력신호(W1(i))에 앞서 H가 되면 출력신호(W2(i))는 제2워드선(WL2)에 전송된다. 제4도의 동작파형도에 표시한 바와 같이 제1 및 제2의 기록가능화신호(WE1)(WE2)가 공히 L일때에는 (제1 및 제2의 포트가 공히 판독상태)출력신호(W1(i))의 상승에 응답하여 제1워드선(WL1)이 H로 구동되고,출력신호(W2(i))의 상승에 응답하여 제2워드선(WL2)이 H로 구동된다. 제1기록가능하신호(WE1) 및 제2기록가능화신호(W1(i))에 응답하여 제1워드선(WL1)이 H로 구동된다.

이때 제2워드선(WL2)는 L을 유지한다. 제4도에서 기간(t)는 금지상태가 발생하고 있는 기간이다. 제1 및 제2의 포트에서 동일 메모리셀로의 접근이 실시되는 경우의 동작을 제5도에 요약한다.제1 및 제2의 포트가 공히 판독상태이면, 제1 및 제2의 포트에서 접근이 공히 허용된다(케이스 1).제1 및 제2의 포트중 적어도 한쪽이 기록상태이면, 한쪽 포트에서의 접근이 허용되고 다른쪽 포트에서의 접근은 금지된다(케이스2,3,4).

이들 경우에 먼저 선택동작을 개시한 포트에 접근이 허용된다. 제6도는 워드선구동회로(3a)의 구성의 다른예 표시도이다. 이 워드선구동회로(3a)는 다수의 워드선군 WL에 대응하는 다수의 워드선구동회로(300)과 NAND회로로 구성된 신호발생회로(302)를 포함한다.

각 워드선제어회로(300)의 구성은 제3도에 표시한 워드선구동회로(300)의 구성과 같다.

제1 및 제2의 기록가능화신호(WE1)(WE2)에 응답하여 신호발생회로(302)는 금지상태설정신호 INH를 발생한다.제1 및 제2의 기록가능화신호(WE1)(WE2)가 공히 H일때에는(제1 및 제2포트가 공히 기록상태)금지상태설정신호 INH는 L로 된다.

이 경우 출력신호(W2(i))에 앞서 출력신호(W1(i))가 H로 상승하면 출력신호(W1(i))는 제1워드선(WL1)에 전송된다. 출력신호(W1(i))에 앞서 출력신호(W2(i)) 가 H로 상승하면 출력신호(W2(i)) 는 제2워드선(WL2)로 전송된다. 제1 및 제2의 기록가능화신호(WE1)(WE2) 중 적어도 한쪽이 L이면(제1 및 제2의 포트중 적어도 한쪽이 판독상태)금지상태설정신호 INH는 H가 된다.이결과, 출력신호 (W1(i))및 출력신호(W2(i))는 제1워드선(WL1) 및 제2워드선(WL2)에 각각 전송된다. 제7도에 표시한 바와 같이, 제1기록가능화신호(WE1)가 L(제1포트가 판독상태)이고 제2기록가능화신호(WE2)가 H(제2포트가 기록상태)이면 제1워드선(WL1) 및 제2워드선은 출력신호(W1(i)) 및(W2(i))의 상승에 응답하여 각각 H로 구동된다.

제1 및 제2기록가능화신호(WE1)(WE2)가 공히 H일때에는(제1 및 제2의 포트가 공히 기록상태)먼저 H로 상승된 출력신호(W1(i))에 응답하여 제1워드선(WL1)이 H로 구동된다.

이때 제1워드선(WL2)은 L로 유지된다. 제7도에서 (t)는 금지상태가 발생하고 있는 기간이다. 제1 및 제2의 포트에서 동일 메모리셀의 접근이 실시되는 경우의 동작이 제8도에 요약된다.제1 및 제2의 포트중 적어도 한쪽이 판독상태일 때 제1 및 제2의 포트에서의 접근이 공히 허용된다(케이스1,2,3,).제1 및 제2포트가 공히 기록상태이면 한쪽 포트에서의 접근이 허용되고 한편 다른쪽 포트에서의 접근이 금지된다(케이스4).

이경우에 먼저 선택동작을 개시한 포트에 접근이 허용된다.

상술한 바와 같이 제3도에 표시한 워드선구동회로(3a)를 사용하면 제1 및 제2포트중 적어도 한쪽이 기록상태에 설정될 때 한쪽 포트에서의 접근이 허용되는 반면 다른쪽 포트에서의 접근이 금지된다. 또, 제6도에 표시한 워드선구동회로(3a)를 사용하면 제1 및 제2의 포트가 공히 기록상태에 설정될 때 한쪽 포트에서의 접근이 허용되는 반면 다른쪽 포트에서의 접근이 금지된다. 제9도는 이발명의 제2실시예에 의한 멀티포트의 구성을 표시하는 불럭도이다. 제9도의 멀티포트 메모리가 제1도의 멀티포트 메모리와 다른 것은 제1 및 제2의 행주소해독기(21)(22)에 부가하여 제1 및 제2의 열주소해독기(41)(42)가 설치되고, 워드선구동회로(3b)의 구성이 워드선구동회로(3a)의 구성과 다르다는 것이다.

제1행주소해독기(21)는 제1행주소신호(A1r)를 해독하여 다수의 워드선군 WL중 어느하나가 포함된 제1워드선(WL1)을 선택한다. 제2행주소해독기(22)는 제2행주소신호(A2r)를 해독하여 다수의 워드선군 WL중 어느하나를 포함한 제2워드선 WL를 선택한다.

제1열주소해독기(41)는 제1열주소신호(A1c)를 해독하여 다수의 비트선군 BL중 어느하나에 포함된 1세트의 제1비트선(BL1a)(BL1b)을 선택한다.

제2열주소해독기(42)는 제2열주소신호(A2c)를 해독하여 다수의 비트선군 BL중 어느하나에 포함된 1세트의 제2비트선(BL2a)(BL2b)을 선택한다.

판독동작시에는 제1열주소해독기(41)에 의하여 선택된 제1비트선 (BL1a)(BL1b)상의 데이터가 감지증폭기(5)를 통하여 제3데이터버(D3)에 출력되고, 또는 제2열주소해독기(42)에 의하여 선택된 제2비트선(BL2a)(BL2b)상의 데이터가 감지증폭기(5)를 통하여 제4데이터버스(D4)로 출력된다.기록동작시에는 제1데이터버스(D1)상의 기록데이터가 제1열주소해독기(41)에 의하면 선택된 제1비트선(BL1a)(BL1b) 에 기록드라이버 및 기록제어회로(6)를 통하여 출력되고 또는 제2데이터버스(D2)상의 기록데이터가 기록드라이버 및 기록제어회로(6)을 통하여 제2열주소해독기(42)에 의하여 선택된 제2비트선 (BL2a)(BL2b)에 출력된다.

제10도는 워드선구동회로(3b)의 구성표시도이다. 이 워드선구동회로(3b)는 다수의 워드선군 WL에 대응하는 다수의 워드선구동회로(300)와 신호발생회로(303)를 포함한다.

각 워드선구동회로(300)의 구성은 제3도에 표시한 워드선구동회로(300)의 구성과 같다.

신호발생회로(303)는 다수의 배타적 OR회로(G39),OR회로(G40)(G41) 및 논리게이트회로(G50)을 포함한다. 제1열주소신호(A1c)의 1비트 A1c(j)와 제2열주소신호(A2c)의 1비트 A2c(j)는 배타적 OR회로(G39)의 한쪽 입력단자 및 다른쪽 입력단자에 각각 부여된다.

여기서 j는 0∼K중 임의의 정수이다. 다수의 배타적 OR회로(G39)의 출력은 OR회로(G40)에 부여된다.다수의 배타적 OR 회로(G39)와 OR회로(G40)는 제1 및 제2의 열주소신호(A1c)(A2c)의 일치/불일치를 검출하는 일치/불일치검출회로(G60)를 구성한다.

논리게이트회로(G50)는 제1 및 제2의 기록가능화신호(WE1)(WE2)에 관하여 소정의 논리연산을 실시하여 출력신호 INH를 발생한다. 논리게이트회로(G50)는 제3도에 표시한 신호발생회로(301)와 같이 NOR회로로 구성되고 또는 제6도의 신호발생회로(302)와 같이 NAND회로로 구성된다. OR회로(G40)는 출력신호 및 논리게이트회로(G50)의 출력신호 INH는 OR회로(G41)에 부여된다. 금지상태설정신호 INH는 OR회로(G41)로부터 출력된다.

논리게이트회로(G50)가 NOR회로로 구성되면 제1 및 제2의 열주소신호(A1c)(A2c) 가 일치하고, 제1 및 제2의 기록가능화신호(WE1)(WE2) 중 적어도 하나가 H일때(제1 및 제2의 포트중 적어도 한쪽이 기록상태)금지상태설정신호 INH는L로 된다.

이 결과, 제1 및 제2의 포트에 의한 동일 메모리셀의 동시접근이 금지된다.

논리게이트회로(G50)가 NAND회로로 구성되면, 제1 및 제2의 열주소신호(A1c)(A2c) 가 일치하고, 제1 및 제2의 기록가능화신호 (WE1)(WE2)가 공히 H일때(제1 및 제2의 포트가 공히 기록상태)금지상태설정신호 INH는L로 된다. 이결과, 제1 및 제2의 포트에 의한 메모리셀로의 동시접근이 금지된다. 제11도는 이 발명의 제3실시예에 의한 멀티포트 메모리의 구성을 표시하는 블록도이다. 메모리셀 어레이(1b)는 다수의 행과 다수의 열로된 어레이상으로 배열된 다수의 메모리셀을 포함한다. 제11도에서는 하나의 메모리셀(MC2)를 표시하고 있다. 다수의 워드선군 WL은 메모리셀 어레이(1b)내의 다수행에 대응하여 배열되고, 다수의 비트선군 BL이 메모리셀 어레이(1b)내의 다수의 열에 대응하여 배열된다.

각 메모리셀(MC2)는 대응하는 워드선군(WL) 및 대응하는 비트선군 BL에 접속된다.

각 워드선군 WL은 제1 및 제2의 기록용 워드선(WLW1)(WLW2) 과 제1, 제2 및 제3의 판독용 워드선(WLR1)(WLR2)(WLR3)을 포함한다. 각 비트선군 BL는 제1 및 제2의 기록용 비트선(BLW1)(BLW2)과 제1, 제2 및 제3 판독용 비트선(BLR1)(BLR2)(BLR3)을 포함한다.

제1기록행주소해독기(21W)는 제1기록행주소신호(AW1)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제1기록용 워드선(WLR1)을 선택한다.

제2기록행주소해독기(22W)는 제2기록행주소신호(AW2)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제2기록용 워드선(WLW2)을 선택한다.

제1판독행주소해독기(21R)는 제1판독행주소신호(AR1)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제1판용 워드선(WLR1)을 선택한다.

제2판독행주소해독기(22R)는 제2판독행주소신호(AR2)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제2판독용 워드선(WLR2)을 선택한다.

제3판독행주소해독기(23R)는 제3판독행주소신호(AR3)를 해독하여 다수의 워드선군 WL중 어느하나에 포함된 제3판독용 워드선(WLR3)을 선택한다.

제1기록행주소신호(AW1)가 기록용 제1포트에 대응하는 한편 제2기록행주소신호(AW2)는 기록용 제2포트에 대응한다. 제1기록행주소신호(AR1),제2판독행주소신호(AR2) 및 제3판독행주소신호(AR3)는 판독용 제1포트, 판독용 제2포트 및 판독용 제3포트에 각각 대응한다. 제1기록용 포트의 기록동작시에 제1데이터버스(D1)상의 기록데이터는 기록드라이버 및 기록제어회로(6)를 통하여 다수의 제1기록용 비트선(BLW1)에 부여된다.

제2기록용 포트의 기록동작시에 제2데이터버스(D2)상의 기록데이터는 기록드라이버 및 기록제어회로(6)를 통하여 다수의 제2기록용 비트선(BLW2)에 부여된다.

제1판독용 포트의 판독동작시에 다수의 제1판독용 비트선(BLR1)상의 데이터는 감지증폭기(5)를 통하여 제3데이터버스(D3)에 부여된다.제2판독용 포트의 판독동작시에는 다수의 제2판독용 비트선(BLR2)상의 데이터가 감지증폭기(5)를 통하여 제4데이터버스(D4)에 부여된다.제3판독용 포트의 판독동작시에는 다수의 제3판독용 비트선(BLR3)상의 데이터가 감지증폭기(5)를 통하여 제5디이터버스(D5)로 부여된다.

워드선구동회로(3c)는 제1 및 제2의 기록용 워드선(WLW1)(WLW2) 에만 접속되고, 제1,제2 및 제3의 판독용 워드선(WLR1)(WLR2)(WLR3)에는 통상의 구동회로가 접속된다.

동작제어회로(8b)에는 제1 및 제2의 기록용 포트의 동작을 제어하기 위한 제1 및 제2의 기록신호(W1)(W2)와,제1, 제2 및 제3의 판독용 포트의 동작을 제어하기 위한,제1, 제2, 제3의 판독신호(R1)(R2)(R3)가 부여된다.제12도는 메모리셀(MC2)의 구성을 표시하는 개략회로도이다. 메모리셀(MC2)은 제1 및 제2의 기록용 포트와 제1,제2 및 제3 의 판독용 포트가 있다. 메모리셀(MC2)은 인버터(G1)(G2)(G3),N채널 MOS트랜지스터로 구성된 제1 및 제2의 기록을 접근게이트(TW1)(TW2), N채널 MOS트랜지스터로 구성된 제1, 제2, 제3의 판독용 접근게이트(TR1)(TR2)(TR3)를 포함한다. 인버터(G1)(G2)는 기억노드(Q1) 및 (Q2)간에 접속되어 래치회로를 구성한다. 제1기록용 접근게이트(TW1)은 기억노드(Q1)과 제1기록용 비트선(BLW1)간에 접속되고 제1기록용 워드선(WLW1)의 전위에 응답하여 도통상태 또는 비도통상태가 된다. 제2기록용 접근게이트(TW2)는 기억노드(Q1) 및 제2기록용 비트선(BLW2)간에 접속되고 제2기록용 워드선(WLW2)에 전위에 응답하여 도통상태 또는 비도통상태가 된다.

인버터(G3)는 기억노드(Q2)에 접속된다. 제1판독용 접근게이트(TR1)은 인버터(G3)의 출력단자와 제1판독용 비트선(BLR1)사이에 접속되고 제1판독용 위드선(WLR1)의 전위에 응답하여 도통상태 또는 비도통상태가 된다.제2판독용 접근게이트(TR2)는 인버터(G3)의 출력단자와 제2판독용 비트선(BLR2)사이에 접속되고 제2판독용 워드선(WLR2)의 전위에 응답하여 도통상태 또는 비도통상태가 된다. 제3판독용 접근게이트(TR3)는 인버터(G3)의 출력단자와 제3판독용 비트선사이에 접속되고 제3판독용 워드선(WLR3)의 전위에 응답하여 도통상태 또는 비도통상태가 된다. 제13도는 워드선구동회로(3c)의 구성표시도이다.

이 워드선구동회로(3c)는 다수의 워드선군 WL에 대응하는 다수의 워드선제어회로(304)를 포함한다. 각 워드선제어회로(304)는 제1기록행주소해독기(21W)에 대응하는 출력신호(W1(i))과 제2기록행주소해독기(22W)에 대응하는 출력신호(W2(i))를 수신하여 대응하는 제1기록용 워드선(WLW1) 및 대응하는 제2기록용 워드선(WLW2)을 구동한다.

각 워드선제어회로(304)는 제3도에 표시한 워드선제어회로(300)내의 복합게이트(G33)(G34)대신에 NAND회로(G43)(G44)를 포함한다. 출력신호(W2(i))보다도 먼저 출력신호(W1(i))가 H로 상승하면 제1기록용 워드선(WLW1)이 H로 구동된다.

출력신호(W1(i))보다도 먼저 출력신호(W2(i))가 H로 상승하면 제2기록용 워드선이 H로 구동된다.이 실시예에서는 기록용 워드선과 판독용 워드선이 별도로 설치되어 있으므로, 제3도 및 제6도에 표시한 바와 같이 제1 및 제2의 기록가능화 신호(WE1)(WE2)에 응답하여 금지상태설정신호 INH를 발생하는 신호발생회로를 설치할 필요가 없다.

제14도는 이 발명의 제4실시예에 의한 멀티포트 메모리의 구성을 표시하는 블록도이다.

제14도의 멀티포트 메모리가 제11도와 다른 것은 제1 및 제2의 기록열주소해독기(41W)(42W)와 제1,제2 및 제3의 판독열주소해독기(41R)(42R)(43R)가 추가셜치된 것이다.

제1 및 제2의 기록행주소해독기(21W)(22W)는 각각 제1 및 제2 기록용 포트에 대응하는 제1 및 제2의 기록행주소신호(AW1r)(AW2r)를 수신한다.

제1, 제2 및 제3의 판독행주소해독기(21R)(22R)(23R)은 각각 제1, 제2 및 제3의 판독용 포트에 대응하는 제1,제2,제3의 판독행주소신호(AR1r)(AR2r)(AR3r)를 수신한다.

제1 및 제2의 기록열주소해독기(41W)(42W)는 각각 제1 및 제2의 기록용 포트에 대응하는 제1 및 제2의 기록열주소신호(AW1c)(AW2c)를 수신한다.

제1 제2 및제3의 판독열주소해독기(41R)(42R)(43R)은 각각 제1, 제2 및 제3의 판독용 포트에 대응하는 제1,제2 및 제3의 판독열주소신호(AR1c)(AR2c)(AR3c)를 수신한다.

제15도는 워드선구동회로(3d)의 구성표시도이다. 이 워드선구동회로(3d)는 다수의 워드선군 WL 및 대응하는 다수의 워드선제어회로(300) 및 신호발생회로(305)를 포함한다.

각 워드선제어회로(300)는 제1기록행주소해독기(21W)에 대응하는 출력신호(W1(i))와 제2기록행주소해독기(22W)에 대응하는 출력신호(W2(i))를 수신하여 대응하는 제1기록용 워드선(WLW1)과 대응하는 제2기록용 워드선(WLW2)을 구동한다.

각 워드선제어회로(300)의 구성은 제3도에 표시한 워드선제어회로(300)의 구성과 같다.

신호발생회로(305)는 다수의 배타적 OR회로(G42) 및 OR회로(G43)를 포함한다.

제1기록열주소신호(AW1c)의 1-비트 AW1c(j)와 제2기록열주소신호(AW2c)의 1-비트 AW2c(j)가 각 배타적 OR회로(G42)의 한쪽 입력단자 및 다른쪽 입력단자에 각각 부여된다.

여기서 j는 o∼k의 정수이다. 다수의 배타적 OR회로(G42)의 출력은 OR회로(G43)에 부여된다. 금지상태설정신호 INH는 OR회로(G43)으로부터 부여된다.

제1 및 제2의 기록열주소신호(AW1c)(AW2c)가 일치하면 금지상태설정신호 INH는 L로 된다. 이 결과 제1 및 제2의 기록용 포트에 의한 동일메모리셀로의 동시접근이 금지된다.

이 실시예에서도 기록용 워드선과 판독용 워드선이 별도로 설치되므로, 신호발생회로(305)는 제1 및 제2의 기록가능화 신호(WE1)(WE2)에 응답할 필요가 없다.

Claims

적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느하나에 개별적으로 접근하거나, 상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀중의 어느 하나로 또는 어느 하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 상기 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고, 상기 금지수단은 , 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과 동일메모리셀로 동시접근하거나. 적어도 2개의 접근수단에 의해 동일메모리셀로의 접근이 경합될 때, 금지를 위하여 상기 금지상태설정수단에 응답하는 제어수단과, 다수의 워드선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하여 다수의 워드선을 포함하는 상기 각각의 다수의 워드선군과, 상기 다수의 워드선에 대응하여 다수의 비트선을 포함하는 상기 각각의 적어도 하나의 비트선군과 주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 워드선을 선택하는 상기 각각의 다수의 워드선택수단과, 상기 다수의 접근수단에 대응하여 공급된 다수의 판독/기록제어신호에 응답하여 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 상기 적어도 2개의 워드선선택수단중의 하나에 의해 워드선이 선택되거나 동일워드선군내에서 적어도 2개의 워드선선택수단이 워드선을 선택할 때, 구동을 위하여 상기 금지상태설정신호에 응답하는 구동수단을 포함하는 상기 제어수단으로 구성되며 상기 각각의 다수의 메모리셀은, 데이터를 유지하게 위한 유지수단과, 상기 유지수단과 대응하는 비트선군내의 다수의 비트선사이에 각각 접속되고, 대응하는 워드선군내의 다수의 워드선의 전위에 의해 각각 제어되는 다수의 트랜스퍼 게이트수단과, 적어도 2개의 워드선선택수단이 동일워드선군내의 워드선을 선택할 때, 상기 금지상태설정신호에 응답하여 선택동작을 가장 먼저 개시한 워드선선택수단에 의해 선택된 워드선을 구동하는 상기 구동수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀증의 어느하나에 개별적으로 접근하거나, 상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀중의 어느 하나로 또는 어느 하나로부터 기록과 판독을 위하여 동시 접근할 수 있게 하는 상기 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고, 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나,적어도 2개의 접근수단에 의해 동일메모리셀로의 접근이 경합될 때, 금지를 위하여 상기 금지상태설정수단에 응답하는 제어수단과, 다수의 워드선선택수단을 포함한 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하여 다수의 워드선을 포함하는 상기 각각의 워드선군과,상기 다수의 워드선에 대응하여 다수의 비트선을 포함하는 상기 각각의 적어도 하나의 비트선군과, 접근신호에 응답하여 상기 다수의 워드선군내에서 대응하는 워드선중의 하나를 선택하는 상기 각각의 다수의 워드선택수단과, 상기 다수의 접근수단에 대응하여 공급된 다수의 판독/기록제어신호에 응답하여 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 상기 적어도 2개의 워드선선택수단중의 하나에 의해 워드선이 선택되거나 동일워드선군내에서 적어도 2개의 워드선선택수단이 워드선을 선택할 때 구동을 위하여 상기 금지상태설정신호에 응답하는 구동수단을 포함하는 상기 제어수단과, 상기 다수의 워드선군내에서 대응하는 워드선을 선택하기 위하여 출력신호를 발생하는 상기 각각의 워드선선택수단과, 상기 다수의 워드선군에 대응하여 설치된 다수의 유지회로를 포함하는 상기 구동수단과, 상기대응출력신호의 가장 먼저 활성화된 출력신호를 유지하도록 상기 다수의 워드선선택수단으로부터 대응하는 출력신호를 받고, 상기 금지상태설정신호의 활성화 상태에 응답하여 대응하는 워드선으로 동일한 출력신호를 공급하며, 상기 금지상태설정신호의 비활성화 상태에 응답하여 대응하는 각각의 워드선으로 상기 대응하는 출력신호를 공급하는 상기 각각의 다수의 유지회로로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나. 상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀중의 어느 하나로 또는 어느 하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 워드선군과 다수의 비트선군으로 구성되고, 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과,동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단에 의해 동일메모리셀로의 접근이 경합될때, 금지를 위한 상기 금지상태설정수단에 응답하는 제어수단과, 다수의 행과 다수의 열에 배치된 상기 다수의 메모리셀과, 상기 다수의 행에 대응하여 설치되고, 각각이 대응하는 행의 메모리셀에 접속된 상기 다수의 워드선군과, 상기 다수의 열에 대응하여 설치되고, 각각이 대응하는 열의 메모리셀에 접속된 상기 다수의 비트선군과, 다수의 워드선선택수단과, 상기 다수의 워드선선택수단에 대응하는 다수의 비트선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하여 다수의 워드선을 포함하는 각각의 상기 다수의 워드선군과 상기다수의 워드선에 대응하여 다수의 비트선을 포함하는 각각의 상기 다수의 비트선군과 행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 워드선중의 하나를 선택하는 각각의 상기 워드선선택수단과, 열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 비트선중의 하나를 선택하는 각각의 상기 비트선선택수단과, 적어도 2개의 비트선선택수단이 동일비트선군내에서 비트선을 선택할 때, 상기 다수의 접근수단에 대응하여 공급된 다수의 기록/판독제어신호에 응답하여 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 상기 적어도 2개의 워드선선택수단에 동일워드선군내에서 워드선을 선택하거나, 워드선이 상기 적어도 2개의 워드선선택수단중의 하나에 의해 선택될 때, 구동을 위하여 상기 금지상태설정신호에 응답하는 구동수단을 포함하는 상기 제어수단과, 적어도 2개의 워드선선택수단이 동일워드선군내에서 워드선을 선택할 때, 상기 금지상태설정신호에 응답하여 선택동작을 가장 먼저 개시하는 워드선선택수단에 의해 선택된 워드선을 구동하는 상기 구동수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트 및 제2포트는 데이터를 기억하는 다수의 메모리셀과 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나, 상기 제1 및 제 2포트를 경유하여 상기 다수의 메모리셀중의 어느 하나로 또는 어느 하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 다수의 워드선군과 다수의 비트선군으로 구성되고, 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근되거나, 적어도 2개의 접근수단에 의해 동일메모리셀로의 접근이 경합될때, 금지를 위하여 상기 금지상태설정수단에 응답하는 제어수단과, 다수의 행과 다수의 열에 배치된 상기 다수의 메모리셀과, 상기 다수의 행에 대응하여 설치되고 각각이 대응행의 메모리셀에 접속된 상기 다수의 워드선군과, 상기 다수의 열에 대응하여 설치되고 각각이 대응열의 메모리셀에 접속된 상기 다수의 비트선군과, 다수의 워드선선택수단과 상기 다수의 워드선선택수단에 대응한 다수의 비트선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하는 다수의 워드선을 포함하는 각각의 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하는 다수의 워드선을 포함하는 각가의 상기 다수의 워드선군과 상기 다수의 워드선에 대응하는 다수의 비트선을 포함하는 각각의 상기 다수의 비트선군과 행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 워드선중의 하나를 선택하는 각각의 상기 다수의 워드선선택수단과, 열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 비트선중의 하나를 선택하는 각각의 상기 다수의 비트선선택수단과 적어도 2개의 비트선선택수단이 동일비트선군내에서 비트선을 선택할 때 상기 다수의 접근수단에 대응하여 공급된 다수의 기록/판독제어신호에 응답하여 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 적어도 2개의 워드선선택수단이 동일워드선군내에서 워드선을 선택하고, 상기 적어도 2개의 워드선선택수단중의 하나에 의해 선택된때, 구동을 위하여 상기 금지상태설정신호에 응답하는 구동수단을 포함하는 상기 제어수단과, 상기 다수의 워드선군내에서 대응하는 워드선을 선택하기 위하여 다수의 출력신호를 발생하는각각의 상기 다수의 워드선선택수단과, 상기 다수의 워드선군에 대응하여 설치된 다수의 유지회로를 포함하는 상기 구동수단과, 상기 대응하는 출력신호의 가장 먼저 활성화된 출력신호를 유지하도록 상기 다수의 워드선선택수단으로부터 대응하는 출력신호를 받고, 상기 금지상태설정신호의 활성화된 상태에 응답하여 대응하는 워드선에 동일한 출력신호를 공급하며, 상기 금지상태설정신호의 비활성화 상태에 응답하여 각각의 대응하는 워드선에 대응하는 출력신호를 공급하는 각각의 상기 다수의 유지회로로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느하나에 개별적으로 접근하거나, 상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀중의 어느 하나로 또는 어느 하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 다수의 워드선군과 다수의 비트선군으로 구성되고, 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단에 경합될 때, 금지를 위하여 상기 금지상태설정수단에 응답하는 제어수단과 다수의 행과 다수의 열에 배치된 상기 다수의 메모리셀과 상기 다수의 행에 대응하여 설치되고 각각이 대응하는 행의 메모리셀에 접속된 상기 다수의 워드선군과, 상기 다수의 열에 대응하여 설치되고 각각이 대응하는 열의 메모리셀에 접속된 상기 다수의 비트선군과 다수의 워드선선택수단과, 상기 다수의 워드선선택수단에 대응한 다수의 비트선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 댕응한 다수의 워드선을 포함하는 각각의 상기 다수의 워드선군과, 상기 다수의 워드선에 대응한 다수의 비트선을 포함하는 각각의 상기 다수의 비트선군과, 비트선군과, 행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 워드선중의 하나를 선택하는 각각의 상기 다수의 워드선선택수단과, 열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 비트선중의 하나를 선택하는 각각의 상기 다수의 비트선선택수단과, 적어도 2개의 비트선선택수단이 동일비트선군내에서 비트선을 선택할 때, 상기 다수의 접근수단에 대응하여 공급된 다수의 기록/판독제어신호에 응답하여 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 적어도 2개의 워드선선택수단이 동일워드선군내에서 워드선을 선택하거나, 상기 적어도 2개의 워드선선택수단중의 하나에 의해 워드선이 선택된때,구동을 위하여 상기 금지상태셜정신호에 응답하는 구동수단을 포함하는 상기 제어수단으로 구성되며 상기 신호발생수단은 상기 다수의 판독/기록제어신호로서 소정의 논리연산을 실시하는 제1의 논리게이트와, 상기 다수의 열주소신호의 적어도 2개의 일치를 검출하는 일치검출수단과, 상기 제1논리게이트의 출력과, 상기 일치검출수단의 출력으로 소정의 논리연산을 실시하는 제2의 논리게이트로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나,상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀의 어느 하나로 또는 어느하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단의 경합에 의해 동일메모리셀로 접근할 때, 금지를 위하여 상기 금지상태설정신호에 응답하는 제어수단과, 다수의 기록 워드선선택수단과, 다수의 판독워드선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 워드선선택수단에 대응하는 다수의 기록워드선과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독워드선을 포함하는 각각의 상기 다수의 워드선군과, 상기 다수의 기록워드선에 대응하는 다수의 기록비트선과, 상기 다수의 판독워드선에 대응하는 다수의 판독비트선을 포함하는 각각의 상기 적어도 하나의 비트선군과, 기록행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 기록워드선중의 하나를 선택하는 각각의 상기 다수의 기록워드선선택수단과 판독행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 판독워드선중의 하나를 선택하는 각각의 상기 다수의 판독워드선선택수단과, 적어도 2개의 기록워드선선택수단에 동일기록워드선군내에서 워드선을 선택하고, 워드선이 적어도 2개의 워드선선택수단중의 하나에 의해 선택될때,구동을 위한 구동수단을 포함하는 상기 금지수단과 적어도 2개의 워드선선택수단이 동일 워드선군내에서 워드선을 선택할 때 선택동작을 가장 먼저 개시하는 워드선선택수단에 의해 선택된 워드선을 구동하는 상기 구동수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나,상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀의 어느 하나로 또는 어느 하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단의 경합에 의해 동일메모리셀로 접근할 때, 금지를 위하여 상기 금지상태설정신호에 응답하는 제어수단과, 다수의 기록 워드선선택수단과, 다수의 판독워드선선택수단을 포함하는 상기 다수의 접근수단과, 상기 다수의 기록워드선선택수단에 대응하는 다수의 기록워드선과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독워드선을 포함하는 각각의 상기 다수의 워드선군과, 상기 다수의 기록워드선에 대응하는 다수의 기록비트선과, 상기 다수의 판독워드선에 대응하는 다수의 판독비트선을 포함하는 각각의 상기 적어도 하나의 비트선군과, 기록행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 기록워드선중의 하나를 선택하는 각각의 상기 다수의 기록워드선 선택수단과 판독행주소신호에 응답하여 상기 다수의 워드선군내에서 대응판독워드선중의 하나를 선택하는 각각의 상기 다수의 판독워드선선택수단과, 적어도 2개의 기록워드선선택수단에 동일기록워드선군내에서 워드선을 선택하고, 워드선이 적어도 2개의 워드선선택수단중의 하나에 의해 선택될때 구동을 위한 구동수단을 포함하는 상기 금지수단과 동일워드선군내에서 대응하는 기록워드선을 선택하게 위하여 다수의 출력신호 발생하는 각각의 상기 다수의 기록워드선선택수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나, 상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀의 어느 하나로 또는 어느하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단의 경합에 의해 동일메모리셀로 접근할 때, 금지를 위하여 상기 금지상태설정수단에 응답하는 제어수단과,다수의 행과 다수의 열에 배치된 상기 다수의 메모리셀과 상기 다수의 행에 대응하여 설치되고 각각이 대응하는 행의 메모리셀에 접속된 상기 다수의 워드선군과, 상기 다수의 열에 대응하여 설치되고 각각이 대응하는 열의 메모리셀에 접속된 상기 다수의 비트선군과, 다수의 기록워드선택수단, 다수의 판독워드선선택수단, 상기 다수의 기록워드선선택수단에 대응하는 다수의 기록비트선선택수단과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독비트선선택수단을 포함하는 상기 다수의 접근수단과, 다수의 기록워드선선택수단에 대응하는 다수의 기록워드선과 다수의 판독워드선선택수단과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독워드선을 포함하는 각각의 상기 다수의 워드선군과, 상기 다수의 기록워드선에 대응한 다수의 기록비트선과 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독워드선을 포함하는 각각의 상기 다수의 비트선군과, 기록행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 기록워드선군내에서 대응하는 기록워드선중의 하나를 선택하는 각각의 상기 다수의 기록워드선선택수단과, 판독행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 판독워드선중의 하나를 선택하는 각각의 상기 다수의 판독워드선선택수단과, 기록열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 기록비트선중의 하나를 선택하는 각각의 상기 다수의 기록비트선선택수단과 적어도 2개의 기록비트선이 동일비트선군내에서 기록비트선을 선택할 때 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 적어도 2개의 기록워드선선택수단이 동일워드선군내에서 기록워드선을 선택하고, 워드선이 상기 금지상태설정신호에 응답하여 2개의 기록워드선선택수단중의 하나에 의해 선택된때 구동을 위한 구동수단을 포함하는 제어수단과, 적어도 2개의 기록워드선선택수단이 동일워드선군내에서 기록워드선을 선택할 때, 금지상태설정신호에 응답하여 선택동작을 가장 먼저 개시하는 기록워드선선택수단에 의해 선택된 기록워드선을 구동하는 구동수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.
적어도 제1포트와 제2포트는 데이터를 기억하는 다수의 메모리셀과, 상기 다수의 메모리셀중의 어느 하나에 개별적으로 접근하거나,상기 제1 및 제2포트를 경유하여 상기 다수의 메모리셀의 어느 하나로 또는 어느하나로부터 데이터의 기록과 판독을 위하여 동시 접근할 수 있게 하는 다수의 접근수단과, 소정의 금지조건에 따라 적어도 2개의 접근수단에 의해 동일메모리셀로의 동시접근을 금지하는 상기 다수의 접근수단으로 신호를 공급하는 금지수단과, 상기 다수의 메모리셀과 상기 다수의 메모리셀에 접속된 적어도 하나의 비트선군에 접속된 다수의 워드선군으로 구성되고 상기 금지수단은, 상기 소정의 금지조건에 따라 금지상태설정신호를 발생하는 신호발생수단과, 동일메모리셀로 동시접근하거나, 적어도 2개의 접근수단의 경합에 의해 동일메모리셀로 접근할 때, 금지를 위하여 상기 금지상태설정신호에 응답하는 제어수단과,다수의 행과 다수의 열에 배치된 상기 다수의 메모리셀과 대응하는 다수의 행에 설치되고 각각이 대응하는 행의 메모리셀에 접속된 상기 다수의 워드선군과, 대응하는 다수의 열에 설치되고 각각이 대응하는 열의 메모리셀에 접속된 상기 다수의 비트선군과, 다수의 기록워드선택수단, 다수의 판독워드선선택수단, 상기 다수의 기록워드선선택수단에 대응하는 다수의 기록비트선선택수단과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독비트선선택수단을 포함하는 상기 다수의 접근수단과, 다수의 기록워드선선택수단에 대응하는 다수의 기록워드선과, 다수의 판독워드선선택수단과, 상기 다수의 판독워드선선택수단에 대응하는 다수의 판독워드선을 포함하는 각각의 상기 다수의 워드선군과 기록행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 기록워드선중의 하나를 선택하는 각각의 상기 다수의 기록워드선선택수단과, 판독행주소신호에 응답하여 상기 다수의 워드선군내에서 대응하는 판독워드선중의 하나를 선택하는 각각의 상기 다수의 판독워드선 선택수단과 기록열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 기록비트선중의 하나를 선택하는 각각의 상기 다수의 기록비트선선택수단과 판독열주소신호에 응답하여 상기 다수의 비트선군내에서 대응하는 판독비트선중의 하나를 선택하는 각각의 상기 다수의 판독비트선선택수단과, 적어도 2개의 기록비트선선택수단이 동일비트선군내에서 기록비트선을 선택할 때, 상기 금지상태설정신호를 발생하는 상기 신호발생수단과, 적어도 2개의 기록워드선택수단중의 하나에 의해 선택될때, 구동을 위한 구동수단을 포함하는 상기 제어수단과, 적어도 2개의 기록워드선선택수단이 동일워드선군내에서 기록워드선을 선택하거나, 워드선이 상기 금지상태설정신호에 응답하여 상기 적어도 2개의 기록워드선선택수단이 동일워드선군내에서 기록워드선을 선택할 때, 상기 금지상태설정신호에 응답하여 선택동작을 가장 먼저 개시하는 게록워드선선택수단에 의해 선택된 기록워드선을 구동하는 상기 구동수단으로 구성되는 것을 특징으로 하는 멀티포트 메모리장치.