KR100427033B1 - 반도체메모리장치의워드라인구동장치및그방법 - Google Patents
반도체메모리장치의워드라인구동장치및그방법 Download PDFInfo
- Publication number
- KR100427033B1 KR100427033B1 KR1019960076402A KR19960076402A KR100427033B1 KR 100427033 B1 KR100427033 B1 KR 100427033B1 KR 1019960076402 A KR1019960076402 A KR 1019960076402A KR 19960076402 A KR19960076402 A KR 19960076402A KR 100427033 B1 KR100427033 B1 KR 100427033B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- word line
- enable signal
- response
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은, 쓰기 인에이블 신호가 디스에이블되는 것에 응답하여 워드라인 인에이블 신호를 디스에이블 시킴으로써, 쓰기 회복 동작중에 워드라인이 선택되지 않도록 하여, 저전압 전원하에서도 안정적으로 동작하는 반도체 메모리 장치의 워드라인 구동 장치를 제공하기 위한 목적을 달성하기 위하여, 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 다수의 제어 신호에 의하여 제어되는 반도체 메모리 장치의 워드라인 구동 장치에 있어서, 상기 어드레스 신호를 디코딩하여, 억세스하려고 하는 메모리 셀을 결정하기 위한 디코드 신호를 생성하기 위한 디코딩 수단; 상기 제어 신호에 응답하여 소정의 폭을 갖는 펄스 신호를 생성하기 위한 펄스 신호 생성 수단; 상기 각 제어 신호중 최초에 천이하는 어느 하나에 의하여 인에이블되며, 상기 쓰기 인에이블 신호가 디스에이블되는 것에 응답하여 디스에이블 되는 감지 신호를 생성하기 위한 감지 신호 생성 수단; 및 상기 펄스 신호, 상기 감지 신호 및 상기 어드레스의 디코딩 신호를 수신하여 워드라인 인에이블 신호를 생성하기 위한 워드라인 인에이블 신호 생성 수단을 포함하여 이루어진 반도체 메모리 장치의 워드라인 구동 장치를 제공한다.
Description
본 발명은 반도체 메모리 장치의 워드 라인 구동 장치 및 그 방법에 관한 것으로, 특히 낮은 전원 전압(4V 이하)에서 동작하는 반도체 메모리 장치의 워드 라인 구동 장치 및 그 방법에 관한 것이다.
일반적으로 종래의 반도체 메모리 장치는 그 동작 전원 전압으로 5V를 사용하였으나, 최근 집적도의 증가로 인하여 상기 메모리 장치내의 개별 소자들의 크기가 감소함에 따라 소자의 신뢰성 확보를 위하여 그 동작 전원 전압이 4V 이하로 점차 낮아지고 있다.
제 1 도 내지 제 3 도를 참조하여 종래의 워드라인 구동장치를 설명한다.
제 1 도는 반도체 메모리 장치의 하나인 SRAM의 메모리 셀(100)을 포함하는 코아부(10)의 한 실시예의 회로도이다. 제 1 도에 도시된 바와 같이, 상기 SRAM에서는 특정의 워드라인을 선택함으로써 두 개의 억세스 트랜지스터(102, 102')를 턴-온 시켜 선택된 메모리 셀에 읽기 및 쓰기 동작(이하 "억세스"라고 함.)을 수행한다. 또한, 상기의 SRAM 코아부(10)은, 소정의 제어 신호에 따라 상기 메모리 셀(100)을 프리차지하거나 이퀄라이즈하기 위하여, 최소한 하나의 이퀄라이즈 트랜지스터(104)와 풀업 트랜지스터(106, 106')를 구비한 프리차지 수단(110)을 포함한다.
이제, 제 2 도 및 제 3 도를 참조하여 상기한 바와 같은 메모리 셀(100)의 억세스 동작을 설명한다. 제 2 도는 상기한 메모리 셀(100)을 억세스하기 위하여 특정 워드라인을 선택하기 위한 종래의 워드라인 구동 장치 및 관련 주변 회로의 개념적 블록도이며, 제 3 도는 제 2 도의 종래의 워드라인 구동 장치의 펄스 워드라인(Pulse Wordline) 방식의 동작 타이밍도이다. 일반적으로 펄스 워드라인 방식이라함은, 선택된 워드라인을 일정한 기간 동안만 인에이블 되도록하기 위하여 어드레스 신호를 디코딩하여 얻은 디코드 신호(glodecode)와 일정한 폭을 갖는 펄스 신호(pwl)를 논리곱하여 워드라인 인에이블 신호(wordline)를 생성하는 것을 말한다.
상기한 바와 같은 펄스 워드라인 방식을 구현하기 위하여, 상기 주변 회로부는, 어드레스 신호(add)의 변화에 응답하여 어드레스 천이 감지 신호(atd)를 생성하는 어드레스 버퍼 수단(200), 칩선택 신호(csb)의 변화에 응답하여 칩선택 천이 감지 신호(ced)을 생성하는 칩선택 신호 버퍼 수단(202), 쓰기 인에이블 신호(web)의 변화에 응답하여 쓰기 인에이블 천이 감지 신호(wed)를 생성하는 쓰기 인에이블 신호 버퍼 수단(204), 외부에서 입력되는 데이터 신호(din)의 변화에 응답하여 데이터 천이 감지 신호(dtd)를 생성하는 데이터 버퍼 수단(206) 및 상기한 각 천이 감지 신호를 수신하여 프리차지 신호(pullupb, peqb)를 포함하는 소정의 내부 제어 신호를 생성하기 위한 펄스 감지 수단(208)을 포함한다.
또한, 상기 종래의 워드라인 구동 장치는, 상기 어드레스 신호(add)를 디코딩하여 억세스 하기 위한 메모리 셀을 결정하기 위한 디코딩 수단(210), 일정한 길이를 갖는 펄스 신호를 생성하기 위한 펄스 신호 생성 수단(212) 및 논리곱 수단(214)를 포함한다. 여기서, 상기 펄스 감지 수단(208)의 출력 신호는 그 출력의 종류에 따라 각각 상기 디코더 수단(210) 및 펄스 신호 생성 수단(212)에 입력되기도 하며, 또한 상기 메모리 셀(100)의 이퀄라이즈 동작을 제어하기 위하여 메모리 셀(100)으로 입력되기도 한다.
상기 디코더 수단(210) 및 상기 펄스 신호 생성 수단(212)의 출력은 논리곱 수단(214)에 의하여 논리곱되어 워드라인 인에이블 신호(wordline)를 생성하며, 상기 워드라인 인에이블 신호에 의하여 상기 메모리 셀(100)의 특정 워드라인을 선택하게 된다.
그런데, 상기한 바와 같이, 다수의 메모리 셀을 포함하는 SRAM의 코아부(10)은 이퀄라이즈 동작 및 풀업 동작을 위하여, 상기 주변 회로부에 의하여 생성되는 풀업 신호(pullupb)와, 상기 펄스 감지 수단(208)에 의한 이퀄라이즈(peqb) 신호를 또한 수신한다. 즉, 상기 코아부(10)은, 서로 다른 몇 가지의 제어 신호들에 의하여 각각 제어되는 것이다.
따라서, 제 3 도에 도시된 바와 같이 워드라인 인에이블 신호에 의하여 워드 라인이 선택되어 있는 동안에, 메모리 셀의 프리차지 동작이나 풀업 동작이 수행되는 쓰기 회복 동작이 수행되게 되고, 결과적으로 메모리 셀의 오동작과 불안정성을 유발할 수 있게 된다. 특히, 이러한 메모리 셀의 오동작 및 불안정성은 그 동작 전원 전압이 낮아질수록 더욱 심각하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 쓰기 인에이블 신호가 디스에이블되는 것에 응답하여 워드라인 인에이블 신호를 디스에이블 시킴으로써, 쓰기 회복 동작중에 워드라인이 선택되지 않도록 하여, 저전압 전원하에서도 안정적으로 동작하는 반도체 메모리 장치의 워드라인 구동 장치를 제공하는 것이다.
본 또다른 발명의 목적은 안정적으로 동작할 수 있는 제어 체계를 갖는 반도체 메모리 장치의 워드라인 구동 방법을 제공하는 것이다.
제 1 도는 SRAM의 메모리 셀을 포함하는 코아부의 상세 회로도.
제 2 도는 종래의 워드라인 구동 장치 및 관련 주변 회로의 개념적 블록도.
제 3 도는 제 2 도의 워드라인 구동 장치의 펄스 워드라인 구동 방식의 동작 타이밍도.
제 4 도는 본 발명의 워드 라인 구동 장치의 한 실시예 및 관련 주변 회로의 개념적 블록도.
제 5 도는 제 4 도의 워드 라인 구동 장치의 동작 타이밍도.
제 6 도는 감지 신호 생성 수단의 한 실시예의 상세 회로도.
* 도면의 주요 부분의 기호의 설명
10. 코아부 100. 메모리 셀
102, 102'. 억세스 트랜지스터 104. 이퀄라이즈 트랜지스터
106, 106'. 풀업 트랜지스터 200. 어드레스 버퍼 수단
202. 칩선택 신호 버퍼 수단 204. 쓰기 인에이블 신호 버퍼 수단
206. 데이터 버퍼 수단 208. 펄스 감지 수단
210. 디코딩 수단 212. 펄스 신호 생성 수단
214. 논리곱 수단 400. 감지 신호 생성 수단
402. 디코딩 수단 600. 플립 플롭
602, 602'. 노아 게이트 604. 4입력 오아 게이트
606, 608. 인버터
상기의 목적을 달성하기 위하여 본 발명은, 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 다수의 제어 신호에 의하여 제어되는 반도체 메모리 장치의 워드라인 구동 장치에 있어서, 상기 어드레스 신호를 디코딩하여, 억세스하려고 하는 메모리 셀을 결정하기 위한 디코드 신호를 생성하기 위한 디코딩 수단; 상기 제어 신호에 응답하여 소정의 폭을 갖는 펄스 신호를 생성하기 위한 펄스 신호 생성 수단; 상기 각 제어 신호중 최초에 천이하는 어느 하나에 의하여 인에이블되며, 상기 쓰기 인에이블 신호가 디스에이블되는 것에 응답하여 디스에이블 되는 감지 신호를 생성하기 위한 감지 신호 생성 수단; 및 상기 펄스 신호, 상기 감지 신호 및 상기 어드레스의 디코딩 신호를 수신하여 워드라인 인에이블 신호를 생성하기 위한 워드라인 인에이블 신호 생성 수단을 포함하여 이루어진 반도체 메모리 장치의 워드라인 구동 장치를 제공한다.
또한, 본 발명은, 쓰기 허용 신호의 인에이블 및 디스에이블에 응답하여, 각각 쓰기 동작 및 읽기 동작이 수행되는 반도체 메모리 장치의 워드 라인 구동 방법에 있어서, 어드레스 신호를 디코딩하여 억세스하려는 메모리 셀을 결정하는 단계; 소정의 폭을 갖는 펄스 신호를 생성하는 단계; 및 상기 읽기 동작시에는 상기 펄스 신호와 같은 기간 동안, 상기 쓰기 동작시에는 상기 펄스 신호의 인에이블시로부터 상기 쓰기 허용 신호의 디스에이블시까지의 기간 동안 워드라인을 인에이블 시키는 단계를 포함하여 이루어진 반도체 메모리 장치의 워드라인 구동 방법을 제공한다.
이제, 제 4 도 내지 제 6 도를 참조하여 본 발명의 실시예를 설명한다.
제 4 도는 본 발명의 워드 라인 구동 장치의 한 실시예 및 그 관련 주변 회로의 개념적 블록도이며, 제 5 도는 제 4 도의 워드 라인 구동 장치의 동작 타이밍도이다. 제 4 도에 도시된 바와 같이, 본 발명의 워드라인 구동 장치는, 상기 어드레스 버퍼(200)으로부터 펄스 감지 수단(208)을 통하여 입력되는 어드레스 신호(add)를 디코딩하여 디코드 신호(glodecode)를 생성하기 위한 디코딩 수단(402)를 포함한다. 또한, 상기한 펄스 워드라인 방식을 이용하여 워드라인을 구동하기 위하여, 상기 각 천이 감지 신호(atd, ced, wed 및 dtd)를 포함하는 내부적 제어 신호에 응답하여 소정의 폭을 갖는 펄스 신호(pwl)를 생성하기 위한 펄스 신호 생성 수단(404)를 포함하며, 상기 각 천이 감지 신호(atd, ced, wed 및 dtd)중 최초에 천이하는 어느 하나에 의하여 인에이블되며, 상기 쓰기 인에이블 신호(web)가 디스에이블되는 것에 응답하여 디스에이블 되는 감지 신호(detection)를 생성하기 위한 감지 신호 생성 수단(400) 및 상기 펄스 신호(pwl), 상기 감지신호(detection) 및 상기 어드레스의 디코딩 신호(glodecode)를 수신하여 워드라인 인에이블 신호(wordline)를 생성하기 위한 워드라인 인에이블 신호 생성 수단(406)을 포함한다.
즉, 본 발명의 워드라인 구동 장치는 상기 쓰기 디스에이블 천이 감지 신호(wdtdb) 이외의 나머지 천이 감지 신호(atd, dtd, wed, ced)중 최초에 생성되는 감지 신호에 의하여 인에이블되며, 상기 쓰기 디스에이블 천이 감지 신호(wdtdb)에 의하여 디스에이블되는 감지 신호(detection)를 생성하여 워드라인을 구동한다.
제 6 도를 참조하면, 제 6 도는 상기 감지 신호 생성 수단(400)의 한 실시예의 상세 회로도이다. 즉, 상기 감지 신호 생성 수단(400)은 상기 천이 감지 신호(atd, dtd, wed, ced)를 입력으로 하는 4입력 오아 게이트(604)의 출력을 일측 입력으로 하며, 두 개의 노아 게이트(602, 602')로 구성된 플립 플롭(600)으로 구현될 수 있다. 상기 플립 플롭(600)의 타측 입력은 상기 쓰기 디스에이블 천이 감지 신호(wdtdb)의 반전 신호를 사용한다. 즉, 상기 쓰기 디스에이블 천이 감지 신호(wdtdb)는 인버터(606)을 거쳐 상기 플립 플롭(600)의 한쪽 입력단으로 입력되며, 그것을 제외한 나머지 상기 천이 감지 신호(atd, dtd, wed, ced)는 4 입력 오아 게이트(604)에 의하여 논리합되어 상기 플립 플롭(600)의 타측 입력단으로 입력되어, 상기 감지 신호(detection)를 생성한다.
그리하여, 상기 감지 신호 생성 수단(400)에 의한 상기 감지 신호(detection), 디코딩 수단(402)에 의하여 어드레스 신호(add)를 디코딩하여 얻은 디코드 신호(glodecode) 및 펄스 신호 생성 수단(404)에 의하여 생성되는 펄스 신호(pwl)는, 상기 논리곱 수단(406)에 의하여 논리곱되어 특정 메모리 셀을 선택하기 위한 워드라인 인에이블 신호(wordline)를 생성한다.
따라서, 상기 워드라인 인에이블 신호(wordline)는 읽기 동작시에는 충분한 펄스폭을 가지게 되며, 쓰기 동작시에는 상기 쓰기 인에이블 신호(web)가 디스에이블 되는 것과 동시에 디스에이블 되는 펄스폭을 갖게 된다.
본 발명에 의하면, 특정 메모리 셀을 억세스하기 위한 워드라인 인에이블 신호(wordline)를 상기 쓰기 인에이블 신호(web)가 디스에이블 되는 것과 동시에 디스에이블되도록 제어할 수 있다. 따라서, 쓰기 회복 동작을 위한 풀업 동작이나 이퀄라이즈 동작에 의하여 메모리 셀이 오동작하거나 불안정한 상태로 진입하지 않게 되며, 낮은 전위의 동작 전원하에서도 안정된 동작을 보장할 수 있게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (6)
- 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 다수의 제어 신호에 의하여 제어되는 반도체 메모리 장치의 워드라인 구동 장치에 있어서,상기 어드레스 신호를 디코딩하여, 억세스하려고 하는 메모리 셀을 결정하기 위한 디코드 신호를 생성하기 위한 디코딩 수단;상기 제어 신호에 응답하여 소정의 폭을 갖는 펄스 신호를 생성하기 위한 펄스 신호 생성 수단;상기 각 제어 신호중 최초에 천이하는 어느 하나에 의하여 인에이블되며, 상기 쓰기 인에이블 신호가 디스에이블되는 것에 응답하여 디스에이블 되는 감지 신호를 생성하기 위한 감지 신호 생성 수단; 및상기 펄스 신호, 상기 감지 신호 및 상기 어드레스의 디코딩 신호를 수신하여 워드라인 인에이블 신호를 생성하기 위한 워드라인 인에이블 신호 생성 수단을 포함하여 이루어진 반도체 메모리 장치의 워드라인 구동 장치.
- 제 1 항에 있어서,상기 감지 신호 생성 수단은플립 플롭으로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 장치.
- 제 2 항에 있어서,상기 감지 신호 생성 수단은상기 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 다수의 제어 신호를 입력으로 하여 상기 플립 플롭의 제1 입력단으로 출력하는 오아 게이트; 및상기 쓰기 인에이블 신호가 디스에이블되는 것에 응다바여 생성된 상기 디스에이블 천이 감지 신호를 입력으로 하여 상기 플립 플롭의 제2 입력단으로 공급하는 인버터를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동장치.
- 제 1 항에 있어서,상기 워드라인 인에이블 신호 생성 수단은 3 입력 앤드 게이트인 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동 장치.
- 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 다수의 제어 신호에 의하여 제어되며, 상기 쓰기 인에이블 신호의 인에이블 및 디스에이블에 응답하여, 각각 쓰기 동작 및 읽기 동작이 수행되는 반도체 메모리 장치의 워드 라인 구동 방법에 있어서,어드레스 신호를 디코딩하여 억세스하려는 메모리 셀을 결정하는 단계;소정의 폭을 갖는 펄스 신호를 생성하는 단계; 및상기 쓰기 동작시에는 상기 펄스 신호의 인에이블시로부터 상기 쓰기 인에이블 신호의 디스에이블되는 타이밍까지 워드라인이 인에이블되도록 워드라인을 구동하는 단계를 포함하여 이루어진 반도체 메모리 장치의 워드라인 구동 방법.
- 제 5 항에 있어서,상기 워드라인을 구동하는 단계는상기 어드레스 신호, 데이터 신호, 쓰기 인에이블 신호 및 칩선택 신호를 포함하는 제어 신호중 최초에 천이되는 제어 신호의 천이에 응답하여 감지 신호를 인에이블 시키는 단계;상기 쓰기 인에이블 신호가 디스에이블 되는 것에 응답하여 상기 감지 신호를 디스에이블 시키는 단계; 및상기 감지 신호가 디스에이블 되는 것에 응답하여 상기 워드라인을 디스에이블하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 워드라인 구동방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076402A KR100427033B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체메모리장치의워드라인구동장치및그방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076402A KR100427033B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체메모리장치의워드라인구동장치및그방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057132A KR19980057132A (ko) | 1998-09-25 |
| KR100427033B1 true KR100427033B1 (ko) | 2004-07-30 |
Family
ID=37335096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076402A KR100427033B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체메모리장치의워드라인구동장치및그방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100427033B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665831B1 (ko) * | 2000-08-08 | 2007-01-09 | 삼성전자주식회사 | 반도체 메모리 장치의 저전력 구현방법 |
| KR100815180B1 (ko) | 2006-12-27 | 2008-03-19 | 주식회사 하이닉스반도체 | 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치. |
-
1996
- 1996-12-30 KR KR1019960076402A patent/KR100427033B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057132A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253282B1 (ko) | 메모리소자의소모전력자동감소회로 | |
| US7372768B2 (en) | Memory with address management | |
| KR100316713B1 (ko) | 반도체 메모리 장치 및 이에 적합한 구동신호 발생기 | |
| EP0347530B1 (en) | Static random access memory device with a power dissipation reduction function | |
| US5969995A (en) | Static semiconductor memory device having active mode and sleep mode | |
| US5384734A (en) | Multiport memory device and an operation method thereof | |
| KR100507379B1 (ko) | 워드라인 구동 회로 | |
| US4751683A (en) | Static semiconductor memory device comprising word lines each operating at three different voltage levels | |
| US5848015A (en) | Bitline precharge halt access mode for low power operation of a memory device | |
| US6055206A (en) | Synchronous semiconductor memory device capable of reducing power dissipation by suppressing leakage current during stand-by and in active operation | |
| US5357479A (en) | Static random access memory capable of preventing erroneous writing | |
| JPH07211077A (ja) | 半導体記憶装置 | |
| KR100306511B1 (ko) | 반도체기억장치 | |
| US5305271A (en) | Circuit for controlling an output of a semiconductor memory | |
| JPH06162784A (ja) | 半導体集積回路装置 | |
| KR910014938A (ko) | 향상된 di/dt 제어가 가능한 집적회로 메모리 | |
| KR100427033B1 (ko) | 반도체메모리장치의워드라인구동장치및그방법 | |
| US6778455B2 (en) | Method and apparatus for saving refresh current | |
| KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
| US5493537A (en) | Semiconductor memory with edge transition detection pulse disable | |
| KR100361863B1 (ko) | 반도체 메모리 장치 | |
| KR100206411B1 (ko) | 정적전류 감소를 위한 반도체 메모리 장치 | |
| KR100191022B1 (ko) | 반도체 집적회로 장치 | |
| KR100655810B1 (ko) | 메모리를 구비한 반도체 장치 | |
| KR100642629B1 (ko) | 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |