KR960006289A - 리 프로그램 가능한 프로그램어블 로직 어래이 - Google Patents

리 프로그램 가능한 프로그램어블 로직 어래이 Download PDF

Info

Publication number
KR960006289A
KR960006289A KR1019940016969A KR19940016969A KR960006289A KR 960006289 A KR960006289 A KR 960006289A KR 1019940016969 A KR1019940016969 A KR 1019940016969A KR 19940016969 A KR19940016969 A KR 19940016969A KR 960006289 A KR960006289 A KR 960006289A
Authority
KR
South Korea
Prior art keywords
data
recording
module
mode
array
Prior art date
Application number
KR1019940016969A
Other languages
English (en)
Other versions
KR0120579B1 (ko
Inventor
장현식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016969A priority Critical patent/KR0120579B1/ko
Priority to US08/501,819 priority patent/US5557218A/en
Priority to DE19525758A priority patent/DE19525758C2/de
Priority to JP7178716A priority patent/JPH0865150A/ja
Publication of KR960006289A publication Critical patent/KR960006289A/ko
Application granted granted Critical
Publication of KR0120579B1 publication Critical patent/KR0120579B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

리 프로그램 가능한 PLA는 일반적인 CMOS 공정으로 구현될 수 있고 쉽게 대용량의 논리신호를 처리에 적합하고, 그리고 필요에 따라 데이타의 변경이 용이하다. 이를 위하여, 리 프로그램 가능한 PLA는 기록될 데이타 및 비교될 데이타를 입력하기 위한 제1기록모듈과, 기록모드시 상기 제1기록모듈으로 부터의 데이타를 순차적으로 기록하고, 매치모드시 상기 기록모듈으로부터의 데이타를 순차적으로 기록하고, 매치모드시 상기 기록모듈으로부터의 비교용 데이타를 기저장된 데이타와 비교하여 매치신호를 발생하는 앤드캠셀어래이와, 기록모드시 순차어드레스를 발생하여 상기앤드캠셀어래이에 공급하기위한 제1어드래스모듈과,기록모드시 기록될 데이타를 입력하기 위한 제2기록모듈과, 기록모드시 상기 제2기록모듈로부터의 데이타를 자체내에 기록하고, 매치모드시 상기 앤드캠셀어래이로 부터의 매치신호에 해당하는 기저장된 데이타를 검출하는 오아캠셀어레이와, 기록모드시 상기 순차어드레스를 발생하여 상기 오아캠셀어래이에 공급하는 제2어드레스모듈과, 매치모드시 상기 오아캠셀어래이에서 검출된 데이타를 출력하는 출력모듈을 구비한다.

Description

리 프로그램 가능한 프로그램어블 로직 어래이
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 프로그램가능한 PLA의 개략도.
제6도는 본 발명의 실시예에 따른 리 프로그램 가능한 PLA의 블럭도.

Claims (2)

  1. 기록될 데이타 및 비교될 데이타를 입력하기 위한 제1기록모듈과, 기록모드시 상기 제1기록모듈으로 부터의 데이타를 순차적으로 기록하고, 매치모드시 상기 기록모듈으로부터의 비교용 데이타를 기저장된 데이타와 비교하여 매치신호를 발생하는 앤드캠셀어래이와, 기록모드시 순차어드레스를 발생하여 상기앤드캠셀어래이에 공급하기위한 제1어드레스모듈과,기록모드시 기록될 데이타를 입력하기 위한 제2기록모듈과, 기록모드시 상기 제2기록모듈로부터의 데이타를 자체내에 기록하고, 매치모드시 상기 앤드캠셀어래이로 부터의 매치신호에 해당하는 기저장된 데이타를 검출하는 오아캠셀어레이와, 기록모드시 상기 순차어드레스를 발생하여 상기 오아캠셀어래이에 공급하는 제2어드레스모듈과, 매치모드시 상기 오아캠셀어래이에서 검출된 데이타를 출력하는 출력모듈을 구비한 것을 특징으로 하는 리 프로그램 가능한 프로그램어블 로직 어래이.
  2. 제1항에 있어서, 상기 앤드캠셀어래이 및 오아캠셀어래이의 사이에 접속되어 상기 매치신호를 완충하기 위한 버퍼모듈을 추가로 구비한 것을 특징으로 하는 리 프로그램 가능한 프로그램어블 로직 어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016969A 1994-07-14 1994-07-14 리 프로그램가능한 프로그램어블 로직 어래이 KR0120579B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940016969A KR0120579B1 (ko) 1994-07-14 1994-07-14 리 프로그램가능한 프로그램어블 로직 어래이
US08/501,819 US5557218A (en) 1994-07-14 1995-07-13 Reprogrammable programmable logic array
DE19525758A DE19525758C2 (de) 1994-07-14 1995-07-14 Reprogrammierbares Logik-Array
JP7178716A JPH0865150A (ja) 1994-07-14 1995-07-14 リプログラム可能なプログラマブルロジックアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016969A KR0120579B1 (ko) 1994-07-14 1994-07-14 리 프로그램가능한 프로그램어블 로직 어래이

Publications (2)

Publication Number Publication Date
KR960006289A true KR960006289A (ko) 1996-02-23
KR0120579B1 KR0120579B1 (ko) 1997-10-30

Family

ID=19387971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016969A KR0120579B1 (ko) 1994-07-14 1994-07-14 리 프로그램가능한 프로그램어블 로직 어래이

Country Status (4)

Country Link
US (1) US5557218A (ko)
JP (1) JPH0865150A (ko)
KR (1) KR0120579B1 (ko)
DE (1) DE19525758C2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020759A (en) 1997-03-21 2000-02-01 Altera Corporation Programmable logic array device with random access memory configurable as product terms
US6160419A (en) * 1997-11-03 2000-12-12 Altera Corporation Programmable logic architecture incorporating a content addressable embedded array block
US6147890A (en) * 1997-12-30 2000-11-14 Kawasaki Steel Corporation FPGA with embedded content-addressable memory
US6144573A (en) 1998-06-26 2000-11-07 Altera Corporation Programmable logic devices with improved content addressable memory capabilities
US6453382B1 (en) 1998-11-05 2002-09-17 Altera Corporation Content addressable memory encoded outputs
US6114873A (en) * 1998-12-17 2000-09-05 Nortel Networks Corporation Content addressable memory programmable array
JP4749600B2 (ja) * 2001-05-30 2011-08-17 富士通セミコンダクター株式会社 エントリデータの入れ替えを高速化したコンテンツ・アドレッサブル・メモリ
US20100057685A1 (en) * 2008-09-02 2010-03-04 Qimonda Ag Information storage and retrieval system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558135A (en) * 1978-07-04 1980-01-21 Mamoru Tanaka Rewritable programable logic array
FR2440657A1 (fr) * 1978-10-31 1980-05-30 Ibm France Perfectionnement aux reseaux logiques programmables a fonctions multiples
US4546273A (en) * 1983-01-11 1985-10-08 Burroughs Corporation Dynamic re-programmable PLA
US4791603A (en) * 1986-07-18 1988-12-13 Honeywell Inc. Dynamically reconfigurable array logic
US4730130A (en) * 1987-01-05 1988-03-08 Motorola, Inc. Writable array logic
US4972105A (en) * 1989-09-22 1990-11-20 The U.S. Government As Represented By The Director, National Security Agency Programmable configurable logic memory

Also Published As

Publication number Publication date
JPH0865150A (ja) 1996-03-08
DE19525758C2 (de) 1997-12-18
DE19525758A1 (de) 1996-01-25
US5557218A (en) 1996-09-17
KR0120579B1 (ko) 1997-10-30

Similar Documents

Publication Publication Date Title
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR940007884A (ko) 반도체 장치
KR950000011A (ko) 반도체 메모리 장치
KR960006289A (ko) 리 프로그램 가능한 프로그램어블 로직 어래이
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR910015999A (ko) 반도체 메모리장치
KR880014461A (ko) 논리연산장치
KR980011464A (ko) 반도체 메모리의 데이타라인 등화 제어회로
EP1460640A3 (en) A content addressable memory (CAM) architecture providing improved speed
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
EP0352806A3 (en) Cache memory and access controller using such memory
KR970051264A (ko) 반도체 메모리 장치의 어드레스 발생회로
KR930014567A (ko) 데이타 버스 사전조정 회로
KR900008732Y1 (ko) 디스크 체인지 신호 발생 회로
KR960015232A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
JPH08255112A (ja) メモリ制御方式
KR970051210A (ko) 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법
KR920008759A (ko) 데이타 출력 장치
KR970007666A (ko) 시스템 제어신호 전달회로
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법
KR970049407A (ko) 디스플레이 데이터 램의 어드레스 발생 방법 및 장치
KR960025610A (ko) 음원발생장치
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
KR970051269A (ko) 동작 전류 감소를 위한 반도체 메모리 칼럼 디코더 장치
KR960018895A (ko) 캐시 메모리의 기능을 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee