KR950034268A - 비휘발성 메모리 셀의 스트레스 감소 방법 - Google Patents

비휘발성 메모리 셀의 스트레스 감소 방법 Download PDF

Info

Publication number
KR950034268A
KR950034268A KR1019950000816A KR19950000816A KR950034268A KR 950034268 A KR950034268 A KR 950034268A KR 1019950000816 A KR1019950000816 A KR 1019950000816A KR 19950000816 A KR19950000816 A KR 19950000816A KR 950034268 A KR950034268 A KR 950034268A
Authority
KR
South Korea
Prior art keywords
memory cell
transistor
line
word line
sense
Prior art date
Application number
KR1019950000816A
Other languages
English (en)
Other versions
KR100285219B1 (ko
Inventor
스마랜듀 조오지
제이. 슈만 스티븐
충칭 우
Original Assignee
조오지 퍼레고스
아트멜 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조오지 퍼레고스, 아트멜 코오포레이숀 filed Critical 조오지 퍼레고스
Publication of KR950034268A publication Critical patent/KR950034268A/ko
Application granted granted Critical
Publication of KR100285219B1 publication Critical patent/KR100285219B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 반도체 코어 메모리의 성능은 코어 메모리 셀에 가해지는 스트레스를 감소시킴으로써 향상된다. 이 스트레스는 워드 라인의 제어하에서 감지 라인에 바이어스 전압을 선택적으로 공급함으로써 감소된다. 워드라인은 메모리 셀의 가변 임계 프로그램 가능 트랜지스터의 게이트를 접지하기에 유효한 트랜지스터에 차례로 접속되는 반전 장치에 접속된다. 워드 라인의 파워 다운은 감비 라인의 동기적 파워 다운에 영향을 미친다. 부가적으로, 파워 다운으로 인해 특별한 코어 메모리 셀을 위한 감지 증폭기는 판독 동작동안 코어 메모리에 감지된 데이타를 완전하게 지키기 위해 입/출력 버퍼에 앞서의 감지 증폭기 출력을 공급하는 종속 래치 회로에 차례로 접속되는 주래치 회로로부터 차단된다. 본 발명은 감지 라인 및 가변 임계 프로그램 가능 트랜지스터에 대한 소거 동작동안 워드 라인 전압을 감소시킨다.

Description

비휘발성 메모리 셀의 스트레스 감소 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 감지 라인 래치 및 감지 라인 접지 소자외에 워드 라인에 의해 구동된 본 발명의 다중 기준 전압 패스 소자를 포함하는 본 발명에 따른 비휘발성 반도체 메모리 구성도, 제4도는 감지 증폭기의 증폭기의 ATD 제어된 파워업 및 선택 워드 라인과 접속하여 감지된 데이타를 래칭하기 위한 회로도, 제5도는 본 발명으로 파워다운 신호와 제어 신호를 생성함에 있어 효과적인 전기 회로도, 제7도는 본 발명에 따른 파워업처리와 파워다운 처리의 세부 내용에 대한 흐름도.

Claims (16)

  1. 비휘발성 반도체 메모리 셀 장치에 있어서, 제1 및 제2메모리 셀 트랜지스터 장치를 포함하는데, 상기 제2메모리 셀 트랜지스터 장치는 가변 임계 트랜지스터를 포함하고 상기 제1 및 제2 메모리 셀 트랜지스터 장치 는 각각 입력 접속부, 출력 접속부 및 제어 접속부를 포함하며 제1메모리 셀 트랜지스터 장치의 입력 접속부는 제2메모리 셀 트랜지스터 장치의 출력 접속부에 접속되는 메모리 셀과; 상기 제1메모리 셀 트랜지스터 장치의 제어 접속부에 접속되어 셀 선택을 가능하게 하는 워드라인과; 상기 제2메모리 셀 트랜지스터 장치의 제어 접속부에 접속된 감지 라인과; 상기 제1메모리 셀 트랜지스터 장치의 출력 접속부에 접속되어 상기 가변임계 트랜지스터의 메모리 상태의 감지를 가능하게 하는 비트라인과; 상기 메모리 셀의 소거 동작중에, 상기 워드라인상에 존재하는 전압 레벨보다 더 높은 소거 전압 레벨을 상기 감지 라인상에 인가하여 상기 워드라인상의 전압 스트레스 레벨을 감소시키는 감지라인 래치 수단을 포함하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  2. 제1항에 있어서, 전원 전압 레벨, 기준 전압 및 소거 전압 레벨을 포함하는 선택된 전압 레벨 중 하나를 상기 감지라인에 인가하는 감지 래치 수단을 추가로 포함한 것을 특징으로 하는 비휘발성 반도체 메모리 셀장치.
  3. 제2항에 있어서, 상기 감지 래치 수단은 상기 기변 임계 트랜지스터를 소거시키기에 충분한 전압을 상기 감지라인에 인가하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  4. 제1항에 있어서, 선택된 전압을 복수의 위치에서 상기 감지라인에 인가하는수단을 추가로 포함하는데, 상기 인가 수단은 전원공급장치에 공통 접속된 드레인, 상기 감지라인에 공통 접속된 소스 및 상기 워드라인에 공통 접속된 게이트를 각각 구비한 복수의 트랜지스터를 포함한 것을 특징으로 하는 비휘발성 반도체 메모리셀 장치.
  5. 제4항에 있어서, 상기 감지라인을 접지시키는 수단을 추가로 포함한 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  6. 제5항에 있어서, 상기 접지시키는 수단은 워드 래치 수단에 의해 제어되는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  7. 제1항에 있어서, 상기 메모리 장치의 스트레스를 감소시키도록 상기 워드라인의 파워다운과 동시에 상기 제2메모리 셀 트랜지스터 장치의 제어 접속부를 접지시키는 수단을 추가로 포함한 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  8. 제7항에 있어서, 상기 접지시키는 수단은 상기 워드라인의 전압 상태에 따라 제어되는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  9. 제1항에 있어서, 상기 감지 증폭기의 출력단에 접속되어 상기 메모리 셀내에서 발견되는 데이타를 고정하기 위한 데이타 래칭 장치를 추가로 포함하며, 상기 데이타 래칭 장치는 상기 워드라인 및 감지라인의 파워다운 후에 상기 고정된 데이타를 유지하여 상기 메모리 장치내의 데이타 판독시 스트레스를 감소시키는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  10. 제7항에 있어서, 상기 접지시키는 수단은 반전 장치를 통하여 워드 라인에 접속된 제어 게이트를 갖는 트랜지스터를 구비하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  11. 제10항에 있어서, 상기 워드 라인의 전압 상태를 반전시키기 위하여 래치를 사용하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  12. 반도체 메모리에서 메모리 셀의 동작을 처리하기 위한 방법에 있어서, 각각 제어접속부를 포함하는선택 트랜지스터와 가변 임계 트랜지스터를 비휘발성 메모리 셀에서 직렬로 연결하고 선택 트랜지스터 및 가변 임계 트랜지스터를 그들의 각각의 제어 접속부에서 각각 워드 라인과 감지 라인에 접속하는 단계를 포함하는데, 상기 선택 트랜지스터는 비트 라안과 감지 증폭기에 전기적으로 접속되는 드레인 접속부를 포함하고 있고; 상기 워드 라인이 파워 다운 신호를 수신한 경우 상기 감지 라인의 동기적 파워 다운을 보장하도록 상기 감지 라인과 워드 라인의 전압 상태를 개별적으로 제어하는 단계; 및 상기 메모리 셀의 파워 다운동안 상기 가변임계 트랜지스터의 제어 접속부를 접지하는 단계를 포함하는 것을 특징으로 하는 메모리 셀 동작 처리 방법.
  13. 워드 라인에 의해 제어되는 선택 회로와, 메모리 상태 정보를 기억하며 메모리 상태가 감지 라인에 의해 제어되는 가변 임계 트랜지스터를 포함하는 비휘발성 반도체 메모리의 선택된 메모리 셀에 대한 소거 동작을 행하기 위한 방법에 있어서, 상기 가변 임계 트랜지스터상의 메모리 상태 정보를 소거하기에 유효한 소거 전압 레벨을 감지 라인에 인가하는 단계; 및 상기 소거 동작동안 상기 워드 라인에 가해지는 스트레스를 제한하도록 상기 소거 전압 레벨보다 낮은 전압을 상기 워드 라인에 인가하는 단계를 구비하는 것을 특징으로 하는 메모리 셀 소거 동작 처리 방법.
  14. 직렬로 접속된 제1 및 제2메모리 셀 트랜지스터를 포함하는 비휘발성 메모리 셀을 구비하는데, 상기 제2메모리 셀 트랜지스터는 가변 임계 프로그램 가능 트랜지스터이고, 상기 제1 및 제2메모리 셀 트랜지스터 각각은 입력, 출력 및 제어 접속부를 각각 포함하고, 상기 제1메모리 셀 트랜지스터의 출력 접속부는 상기 제2메모리 셀 트랜지스터의 메모리 상태를 감지하기 위해 비트 라인에 접속되고, 그리고 상기 제1메모리 셀 트랜지스터의 입력측은 상기 제2메모리 셀 트랜지스터의 출력측에 접속되고; 상기 제1메모리 셀 트랜지스터의 제어 접속부에 접속된 워드라인; 상기 제2메모리 셀 트랜지스터의 제어 접속부에 접속된 감지 라인;상기 워드 라인의 제어하에서 상기 감지 라인의 분할된 위치에 소정의 바이어스 전압을 인가하는 기준 전압 패스 트랜지스터 수단; 및 상기 감지 라인과 상기 메모리 셀 트랜지스터의 제어 게이트를 선택적으로 접지하는 수단을 구비한는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  15. 제14항에 있어서, 상기 워드 라인상에 전압 레벨을 세팅하고 상기 워드 라인상의 파워 다운 신호와 동기로 상기 감지 라인을 접지하기에 유효한 워드 라인 수단을 추가로 구비하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
  16. 제14항에 있어서, 상기 감지 라인에 집중되며 상기 제2메모리 셀 트랜지스터의 메모리 상태를 소거하기에 충분한 전압 레벨을 인가하는 수단을 추가로 구비하는 것을 특징으로 하는 비휘발성 반도체 메모리 셀 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000816A 1994-01-19 1995-01-19 비휘발성 메모리 셀의 스트레스 감소 방법 KR100285219B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/184,227 US5434815A (en) 1994-01-19 1994-01-19 Stress reduction for non-volatile memory cell
US8/184,227 1994-01-19
US8/184227 1994-01-19

Publications (2)

Publication Number Publication Date
KR950034268A true KR950034268A (ko) 1995-12-28
KR100285219B1 KR100285219B1 (ko) 2001-04-02

Family

ID=22676058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000816A KR100285219B1 (ko) 1994-01-19 1995-01-19 비휘발성 메모리 셀의 스트레스 감소 방법

Country Status (7)

Country Link
US (1) US5434815A (ko)
EP (1) EP0664544B1 (ko)
JP (2) JPH07254295A (ko)
KR (1) KR100285219B1 (ko)
CN (1) CN1039172C (ko)
DE (1) DE69517060T2 (ko)
TW (1) TW281763B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617350A (en) * 1995-08-01 1997-04-01 Roohparvar; Frankie F. Flash memory system having reduced disturb and method
US5657268A (en) * 1995-11-20 1997-08-12 Texas Instruments Incorporated Array-source line, bitline and wordline sequence in flash operations
US5959891A (en) * 1996-08-16 1999-09-28 Altera Corporation Evaluation of memory cell characteristics
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
US5754477A (en) * 1997-01-29 1998-05-19 Micron Technology, Inc. Differential flash memory cell and method for programming
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US5740104A (en) * 1997-01-29 1998-04-14 Micron Technology, Inc. Multi-state flash memory cell and method for programming single electron differences
US6232643B1 (en) 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
US6493270B2 (en) 1999-07-01 2002-12-10 Micron Technology, Inc. Leakage detection in programming algorithm for a flash memory device
US7154140B2 (en) 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US6888739B2 (en) 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US6996009B2 (en) 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
JP4314056B2 (ja) * 2003-04-17 2009-08-12 パナソニック株式会社 半導体記憶装置
US7054216B2 (en) * 2004-03-17 2006-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Programmable MOS device formed by hot carrier effect
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP2007193928A (ja) * 2005-12-19 2007-08-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP4504397B2 (ja) 2007-05-29 2010-07-14 株式会社東芝 半導体記憶装置
CN103943136B (zh) * 2013-01-17 2017-09-08 旺宏电子股份有限公司 一种存储器电路及其操作方法
JP6166810B1 (ja) * 2016-03-08 2017-07-19 力晶科技股▲ふん▼有限公司 半導体記憶装置
FR3139658A1 (fr) * 2022-09-08 2024-03-15 Stmicroelectronics (Rousset) Sas Dispositif de du type mémoire EEPROM à architecture du type à « tension partagée ».

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179626A (en) * 1978-06-29 1979-12-18 Westinghouse Electric Corp. Sense circuit for use in variable threshold transistor memory arrays
JPS62266798A (ja) * 1986-05-13 1987-11-19 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US5033023A (en) * 1988-04-08 1991-07-16 Catalyst Semiconductor, Inc. High density EEPROM cell and process for making the cell
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
DE69133097T2 (de) * 1990-09-25 2003-02-20 Kabushiki Kaisha Toshiba, Kawasaki Nichtflüchtiger Halbleiterspeicher
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路

Also Published As

Publication number Publication date
TW281763B (ko) 1996-07-21
EP0664544A3 (en) 1996-10-02
EP0664544B1 (en) 2000-05-24
DE69517060D1 (de) 2000-06-29
CN1039172C (zh) 1998-07-15
EP0664544A2 (en) 1995-07-26
DE69517060T2 (de) 2001-02-15
KR100285219B1 (ko) 2001-04-02
JP2005228475A (ja) 2005-08-25
CN1117644A (zh) 1996-02-28
JPH07254295A (ja) 1995-10-03
US5434815A (en) 1995-07-18

Similar Documents

Publication Publication Date Title
KR950034268A (ko) 비휘발성 메모리 셀의 스트레스 감소 방법
KR930018589A (ko) 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
KR950012462A (ko) 반도체 기억장치
KR100474201B1 (ko) 낸드형 플래시 메모리의 워드 라인 디코더
KR950006850A (ko) 선택기 회로
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR20010073605A (ko) 반도체 메모리 장치의 고전압 방전회로
KR100567916B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR950020749A (ko) 반도체 불휘발성 기억장치
KR100285065B1 (ko) 불 휘발성 반도체 메모리 장치
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
JP3998908B2 (ja) 不揮発性メモリ装置
US6151250A (en) Flash memory device and verify method thereof
US4858187A (en) Programming implementation circuit
KR100390944B1 (ko) 플래쉬 메모리 장치
KR20050064666A (ko) 플래시 메모리 장치의 페이지 버퍼
KR940018975A (ko) 반도체 메모리
KR960025787A (ko) 플래쉬 메모리 장치
KR960030237A (ko) 강유전체 메모리 장치 및 그 동작 제어 방법
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
KR100222574B1 (ko) 반도체 메모리 장치의 어드레스 버퍼회로
KR100225759B1 (ko) 불휘발성 반도체 메모리장치
KR100195196B1 (ko) 불휘발성 반도체 메모리 장치의 워드라인 전압인가 장치
KR970060212A (ko) 반도체 메모리 장치
KR100205544B1 (ko) 불휘발성 반도체 메모리 장치의 센스앰프 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee