KR950024340A - 반도체 장치의 캐패시터와 그 제조방법 - Google Patents

반도체 장치의 캐패시터와 그 제조방법 Download PDF

Info

Publication number
KR950024340A
KR950024340A KR1019940000353A KR19940000353A KR950024340A KR 950024340 A KR950024340 A KR 950024340A KR 1019940000353 A KR1019940000353 A KR 1019940000353A KR 19940000353 A KR19940000353 A KR 19940000353A KR 950024340 A KR950024340 A KR 950024340A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
contact portion
forming
semiconductor substrate
Prior art date
Application number
KR1019940000353A
Other languages
English (en)
Other versions
KR0148503B1 (ko
Inventor
정재승
최상준
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940000353A priority Critical patent/KR0148503B1/ko
Priority to DE4434896A priority patent/DE4434896B4/de
Priority to JP6286443A priority patent/JPH07211796A/ja
Publication of KR950024340A publication Critical patent/KR950024340A/ko
Application granted granted Critical
Publication of KR0148503B1 publication Critical patent/KR0148503B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 캐패시터와 그 제조방법에 관한 것으로, 반도체 기판위에 제1절연막을 증착하는 단계와, 제1절연막의 소정부위를 제거하여 콘택부위를 개방시키는 단계와, 콘택부위와 제1절연막 표면 및 측면에 도전층을 형성하는 단계와, 도전층을 질소분위기에서 어닐링시켜 도전층을 제1도전층과 그 위에 제2도전층으로 변화시키는 단계와, 제2도전층의 소정부분을 제거하여 저장노드전극을 형성하는 단계와, 저장노드전극의 표면 및 측면에 유전막을 형성하는 단계와, 유전막 표면 및 측면을 포함하는 부위에 플레이트전극을 형성하는 단계로 이루어진다.
즉 저장노드전극과 실리콘기판의 접촉부위에 자동 얼라인된 실리사이드막을 형성함으로써 접촉저항을 크게 감소시키며, 저장노드전극은 티타늄질화막(TiN)으로 형성하고 플레이트 전극은 티타늄 질화막이나 텅스텐을 사용하여 형성함으로써 유전막으로 탄탈륨산화막(Ta2O5)을 사용하면서도 누설전류 발생 또는 크게 감소시킨다.

Description

반도체 장치의 캐패시터와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 : 본 발명에 따른 반도체 장치의 캐패시더 제조방법.

Claims (21)

  1. 반도체 소자에 있어서, 반도체 기판과, 상기 반도체 기판표면에 형성된 콘택부위와, 상기 콘택부위에 형성된 제1도전층과, 상기 제1도전층위에 형성되어 상기 제1도전층 표면을 포함하는 제2도전층 패턴으로 이루어진 반도체 장치의 캐패시터 저장노드전극.
  2. 제1항에 있어서, 상기 제1도전층은 금속을 포함하는 실리사이드로 이루어지고 상기 제2도전층은 상기 금속질화막으로 형성되는 것이 특징인 반도체 장치의 캐패시터 저장노드 전극.
  3. 제2항에 있어서, 상기 금속은 티타늄을 사용하는 것이 특징인 반도체 장치의 캐패시터 저장노드전극.
  4. 제1항에 있어서, 상기 반도체 기판은 실리콘기판을 사용하는 것이 특징인 반도체 장치의 캐패시터 저장노드전극.
  5. 반도체 소자에 있어서, 반도체 기판과, 상기 반도체 기판 표면에 형성된 콘택부위와, 상기 콘택부위에 형성된 제1도전층과, 상기 제1도전층 표면을 포함하는 부위에 형성된 제2도전층으로 이루어진 저장전극과, 상기 제2도전층 저장전극 표면과 측면에 형성된 유전막과, 상기 유전막 표면과 측면에 형성된 플레이트 전극으로 이루어진 반도체 장치의 캐패시터.
  6. 제5항에 있어서, 상기 반도체 기판은 실리콘 기판을 사용하는 것이 특징인 반도체 장치의 캐패시터.
  7. 제5항에 있어서, 상기 제1도전층은 금속과 상기 반도체 기판을 이루는 물질의 화합물로 이루어지고, 상기 제2도전층은 상기 금속과 질소의 화합물로 이루어지는 것이 특징인 반도체 장치의 캐패시터.
  8. 6항에 있어서, 상기 제1도전층은 티타늄 실리사이드로 이루어지고 상기 제2도전층은 티타늄 질화막(TiN)으로 형성되며 상기 플레이트전극은 티타늄 질화막으로 형성된 것이 특징인 반도체 장치의 캐패시터.
  9. 제5항에 있어서, 상기 유전막은 탄탈륨 산화막(Ta2O2)으로 형성된 것이 특징인 반도체 장치의 캐패시터.
  10. 반도체 소자 제조방법애 있어서, 반도체 기판위에 제1절연막을 증착하는 단계와, 상기 제1절연막의 소정부위를 제거하여 콘택부위를 개방시키는 단계와, 상기 콘택부위와 상기 제1절연막 표면 및 측면에 도전층을 형성하는 단계와, 상기 도전층에 어닐링을 실시하여, 상기 도전층을 제1도전층과 상기 제1도전층 위에 제2도전층으로 변화시키는 단계와, 상기 제2도전층의 소정부분을 제거하여 저장노드 전극을 형성하는 단계로 이루어진 반도체 장치의 캐패시터 저장노드전극 제조방법.
  11. 제10항에 있어서, 상기 반도체 기판은 실리콘 기판을 사용하는 것이 특징인 반도체 장치의 실리콘 저장노드전극 제조방법.
  12. 제10항에 있어서, 상기 도전층은 티타늄을 증착하여 형성하는 것이 특징인 반도체 장치의 실리콘 저장노드전극 제조방법.
  13. 제10항에 있어서, 상기 도전층은 질소분위기하에서 어닐링하여 제1도전층과 제2도전층으로 변화시키는 것이 특징인 반도체 장치의 실리콘 저장노드전극 제조방법.
  14. 제12항에 있어서, 상기 티타늄을 어닐링하여 동시에 상기 콘택부위에 상기 제1도전층은 티타늄 실리사이드막을 형성하고 상기 제2도전층은 티타늄 질화막으로 형성하는 것이 특징인 반도체 장치의 실리콘 저장노드전극 제조방법.
  15. 반도체 소자 제조방법에 있어서, 반도체 기판위에 제1절연막을 증착하는 단계와, 상기 제1절연막의 소정부위를 제거하여 콘택부위를 개방시키는 단계와, 상기 콘택부위와 상기 제1절연믹 표면 및 측면에 도전층을 형성하는 단계와, 상기 도전층을 질소분위기에서 어닐링시켜 상기 도전층을 제1도전층과 상기 제1도전층 위에 제2 도전층으로 변화시키는 단계와, 상기 제2도전층의 소정부분을 제거하여 저장노드전극을 형성하는 단계와, 상기 저장노드 전극의 표면 및 측면에 유전막을 형성하는 단계와, 상기 유전막 표면 및 측면을 포함하는 부위에 플레이트전극을 형성하는 단계로 이루어지는 반도체 장치의 캐패시터 제조방법.
  16. 제15항에 있어서, 상기 반도체 기판은 실리콘 기판을 사용하는 것이 특징인 반도체 장치의 캐패시터 제조 방법.
  17. 제15항에 있어서, 상기 도전층은, 상기 어닐링시 일부가 상기 콘택부위에서 상기 반도체기판을 이루는 물질과 화학 반응하여 전도성이 좋은 화합물인 상기 제1도전층을 형성하고 동시에 그 나머지는 금속질화막인 제2도전층을 형성하는 금속층을 증착하여 형성하는 것이 특징인 반도체 장치의 캐패시터 제조방법.
  18. 제15항에 있어서, 상기 도전층은 티타늄을 증착하여 형성하는 것이 특징인 반도체 장치의 캐패시터 제조방법.
  19. 제15항에 있어서, 상기 유전막은 탄탈륨산화막(Ta2O5)을 증착하여 형성하는 것이 특징인 반도체장치의 캐패시터 제조방법.
  20. 제15항에 있어서, 상기 플레이트 전극은 티타늄 질화막을 증착한 다음 포토리소그라피 공정으로 패터닝 및 식각하여 형성하는 것이 특징인 반도체 장치의 캐패시터 제조방법.
  21. 제15항에 있어서, 상기 플레이트전극은 텅스텐을 증착한 후 소정 부분을 제거하여 형성하는 것이 특징인 반도체 장치의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000353A 1994-01-11 1994-01-11 반도체 장치의 캐패시터와 그 제조방법 KR0148503B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940000353A KR0148503B1 (ko) 1994-01-11 1994-01-11 반도체 장치의 캐패시터와 그 제조방법
DE4434896A DE4434896B4 (de) 1994-01-11 1994-09-29 Kondensator für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
JP6286443A JPH07211796A (ja) 1994-01-11 1994-11-21 半導体装置のキャパシタストレージノード電極及びキャパシタ並にそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000353A KR0148503B1 (ko) 1994-01-11 1994-01-11 반도체 장치의 캐패시터와 그 제조방법

Publications (2)

Publication Number Publication Date
KR950024340A true KR950024340A (ko) 1995-08-21
KR0148503B1 KR0148503B1 (ko) 1998-10-15

Family

ID=19375477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000353A KR0148503B1 (ko) 1994-01-11 1994-01-11 반도체 장치의 캐패시터와 그 제조방법

Country Status (3)

Country Link
JP (1) JPH07211796A (ko)
KR (1) KR0148503B1 (ko)
DE (1) DE4434896B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943485B1 (ko) * 2002-12-31 2010-02-22 동부일렉트로닉스 주식회사 반도체소자의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105788B2 (ja) * 1996-07-15 2000-11-06 日本電気株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3930655A1 (de) * 1988-09-13 1990-03-22 Mitsubishi Electric Corp Halbleitervorrichtung mit vielschichtig gestapelter verbindungsschicht und verfahren zu deren herstellung
JPH03157965A (ja) * 1989-11-15 1991-07-05 Nec Corp 半導体装置
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943485B1 (ko) * 2002-12-31 2010-02-22 동부일렉트로닉스 주식회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
DE4434896B4 (de) 2006-10-19
KR0148503B1 (ko) 1998-10-15
JPH07211796A (ja) 1995-08-11
DE4434896A1 (de) 1995-07-13

Similar Documents

Publication Publication Date Title
JP2003519434A (ja) 半導体構成素子を製造するための方法
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR950021710A (ko) 반도체 장치의 캐패시터 제조방법
KR950012601A (ko) 반도체 소자의 콘택 형성 방법
KR950024340A (ko) 반도체 장치의 캐패시터와 그 제조방법
US6051475A (en) Method for manufacturing a silicide to silicide capacitor
TW377512B (en) Capacitor for DRAM and the method of manufacturing the same
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR950004548A (ko) 반도체소자 제조방법
KR960032742A (ko) 반도체장치의 캐패시터 제조방법
KR940009636B1 (ko) 캐패시터의 플레이트 구조
KR970053822A (ko) 반도체소자의 커패시터 제조방법
KR100527563B1 (ko) 반도체소자의 캐패시터 형성방법
KR100231850B1 (ko) 폴리실리콘막 식각방법
KR970003537A (ko) 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
JPH01101661A (ja) 電気的コンタクトの製造方法
KR920010759A (ko) 저 저항 접점을 제조하는 방법
KR950021617A (ko) 반도체 메모리장치 제조방법
KR940016791A (ko) 반도체 메모리 장치의 캐패시터 구조 및 제조방법
KR970072090A (ko) 반도체 소자의 배선층 형성 방법
JPH01189950A (ja) 半導体容量素子の製造方法
KR940022824A (ko) 메모리 소자의 커패시터 제조방법
KR980006339A (ko) 반도체 소자의 캐패시터 제조방법
KR970054126A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee