KR950012601A - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR950012601A
KR950012601A KR1019930021960A KR930021960A KR950012601A KR 950012601 A KR950012601 A KR 950012601A KR 1019930021960 A KR1019930021960 A KR 1019930021960A KR 930021960 A KR930021960 A KR 930021960A KR 950012601 A KR950012601 A KR 950012601A
Authority
KR
South Korea
Prior art keywords
film
forming
silicon film
silicon
insulating
Prior art date
Application number
KR1019930021960A
Other languages
English (en)
Other versions
KR970007819B1 (en
Inventor
고요환
박찬광
황성민
노광명
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR93021960A priority Critical patent/KR970007819B1/ko
Priority to JP6253097A priority patent/JP2577196B2/ja
Priority to DE4437761A priority patent/DE4437761B4/de
Priority to US08/326,871 priority patent/US5527738A/en
Publication of KR950012601A publication Critical patent/KR950012601A/ko
Application granted granted Critical
Publication of KR970007819B1 publication Critical patent/KR970007819B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 기판(1)에 게이트절연막(20), 게이트전극(2), 제1절연막(3), 스페이서절연막(4) 및 활성영역이 형성된 MOSFET의 상기 활성영역에 전기적 연결을 위한 콘택 형성방법에 있어서, 전체구조 상부에 제1실리콘막(5)을 형성하는 단계; 상기 제1실리콘막(5)상부에 제2절연막(6)을 형성하여 평탄화한 다음 상기 제2절연막(6)을 소정부위 제거하여 상기 게이트 전극(2) 사이의 제1실리콘막(5)을 노출시키는 단계; 상기 노출된 제1실리콘막(5) 상부에 선택적금속막(7)을 형성하는 단계 ; 상기 제2절연막(6)을 제거한 후 선택적 금속막(7)을 식각장벽막으로 하여 제1실리콘막(5)까지 식각하는 단계; 전체구조 상부에 제2실리콘막(8)을 형성한 다음 상기 제2실리콘막(8)을 이방성 식각방법으로 식각하여 스페이서 실리콘막(8')을 형성하는 단계; 전체 구조 상부에 제3절연막(9)을 형성한 후 마스크 공정으로 상기 선택적금속막(7) 상부의 제3절연막(9)을 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 상부에 소정크기의 전도막(10)을 형성하는 단계를 포함하여 이루어져 콘택을 이중으로 형성함으로써 콘택형성시 공정마진을 높이고 콘택과 게이트와의 단락(short)을 방지하는 효과를 얻을 수 있다.

Description

반도체 소자의 콘택 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 다른 실시예에 따른 콘택형성 공정 단면도.
제4A도 내지 제4C도는 본 발명의 또다른 실시예에 따른 콘택형성 공정 단면도.

Claims (4)

  1. 반도체 기판(1)에 게이트 절연막(20), 게이트전극(2), 제1절연막(3), 스페이서 절연막(4) 및 활성영역이 형성된 MOSFET의 상기 활성영역에 전기적 연결을 위한 콘택 형성방법에 있어서, 전체구조 상부에 제1실리콘막(5)을 형성하는 단계; 상기 제1실리콘막(5) 상부에 제2절연막(6)을 형성하여 평탄화한 다음 상기 제2절연막(6)을 소정부위 제거하여 상기 게이트전극(2) 사이의 제1실리콘막(5)을 노출시키는 단계; 상기 노출된 제1실리콘막(5) 상부에 선택적금속막(7)을 형성하는 단계; 상기 제2절연막(6)을 제거한 후선택적 금속막(7)을 식각장벽막으로 하여 제1실리콘막(5)까지 식각하는 단계; 전체구조 상부에 제2실리콘막(8)을 형성한 다음 상기 제2실리콘막(8)을 이방성 식각방법으로 식각하여 스페이서 실리콘막(8')을 형성하는 단계; 전체구조 상부에 제3절연막(9)을 형성한 후 마스크 공정으로 상기 선택적금속막(7)상부의 제3절연막(9)을 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 상부에 소정크기의 전도막(10)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  2. 제1항에 있어서, 상기 선택적금속막(7)은 텅스텐(W), 스텐실리사이드(WSi2), 다결정실리콘 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  3. 반도체 기판(1)에 게이트 절연막(20), 게이트전극(2), 제1절연막(3), 스페이서절연막(4) 및 활성영역이 형성된 MOSFET의 상기 활성영역에 전기적 연결을 위한 콘택 형성방법에 있어서, 전체구조 상부에 제1실리콘막(5)을 형성하는 단계; 상기 제1실리콘막(5) 상부에 감광막(11)을 형성한 후 상기 감광막을 소정부위 제거하여 상기 게이트전극(2) 사이의 제1실리콘막(5)을 노출시키는 단계; 전체구조 상부에 전도막(12)을 형성한 다음 상기 감광(11)상부의 전도막(12')과 감광막(11)을 제거하는 단계; 전체구조 상부에 제2실리콘막(8)을 형성한 다음 상기 제2실리콘막(8)을 이방성 식각방법으로 식각하여 스페이서 실리콘막(8')을 형성하는 단계; 전체구조 상부에 제3절연막(9)을 형성한 후 마스크 공정으로 상기 선택적금속막(7) 상부의 제3절연막(9)을 식각하여 제2콘택홀을 형성하는 단계; 상기 제2콘택홀 상부에 소정크기의 전도막(10)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  4. 제3항에 있어서, 상기 전도막(12)은 알루미늄막(Al), 알루미늄(Al)-티타늄(Ti)-알루미늄막(Al)-,알루미늄(Al)-구리막(Cu), 텅스텐막(W), 티타늄막(Ti), 티타늄나이트라이드막(TiN) 중 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93021960A 1993-10-21 1993-10-21 Contact forming method of semiconductor device KR970007819B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR93021960A KR970007819B1 (en) 1993-10-21 1993-10-21 Contact forming method of semiconductor device
JP6253097A JP2577196B2 (ja) 1993-10-21 1994-10-19 半導体素子のコンタクト形成方法
DE4437761A DE4437761B4 (de) 1993-10-21 1994-10-21 Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
US08/326,871 US5527738A (en) 1993-10-21 1994-10-21 Method for forming contacts in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93021960A KR970007819B1 (en) 1993-10-21 1993-10-21 Contact forming method of semiconductor device

Publications (2)

Publication Number Publication Date
KR950012601A true KR950012601A (ko) 1995-05-16
KR970007819B1 KR970007819B1 (en) 1997-05-17

Family

ID=19366328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93021960A KR970007819B1 (en) 1993-10-21 1993-10-21 Contact forming method of semiconductor device

Country Status (4)

Country Link
US (1) US5527738A (ko)
JP (1) JP2577196B2 (ko)
KR (1) KR970007819B1 (ko)
DE (1) DE4437761B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033347B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서의 제조방법
KR20230138666A (ko) * 2022-03-24 2023-10-05 황구연 하부 개폐형 혼합기

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214727B1 (en) 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
JPH10242420A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
US6080666A (en) * 1999-03-23 2000-06-27 United Microelectronics Corp. Method for increasing landing pad area
US6372640B1 (en) * 2001-07-31 2002-04-16 Macronix International Co., Ltd. Method of locally forming metal silicide layers
US6482738B1 (en) * 2001-11-30 2002-11-19 Macronix International Co., Ltd. Method of locally forming metal silicide layers
DE10212914A1 (de) * 2002-03-22 2003-10-16 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt in einer Halbleiterstruktur und entsprechender Kontakt
CN1301547C (zh) * 2003-12-10 2007-02-21 南亚科技股份有限公司 形成位元线接触窗的方法
TWI355042B (en) * 2007-04-27 2011-12-21 Nanya Technology Corp Method for forming bit-line contact plug and trans
WO2020195992A1 (ja) * 2019-03-28 2020-10-01 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
EP0529717A3 (en) * 1991-08-23 1993-09-22 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device having overlapping contacts
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033347B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서의 제조방법
KR20230138666A (ko) * 2022-03-24 2023-10-05 황구연 하부 개폐형 혼합기

Also Published As

Publication number Publication date
US5527738A (en) 1996-06-18
DE4437761A1 (de) 1995-04-27
DE4437761B4 (de) 2005-12-22
KR970007819B1 (en) 1997-05-17
JPH07201995A (ja) 1995-08-04
JP2577196B2 (ja) 1997-01-29

Similar Documents

Publication Publication Date Title
KR950011983B1 (ko) 반도체 장치의 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR950012601A (ko) 반도체 소자의 콘택 형성 방법
KR970063745A (ko) 캐패시터를 포함하는 반도체 장치 및 반도체 장치 제조 방법
US6521522B2 (en) Method for forming contact holes for metal interconnection in semiconductor devices
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR960009188A (ko) 반도체소자의 전하보존전극 제조방법
KR950025869A (ko) 콘택홀 형성방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR0126877B1 (ko) 실리사이드막 형성방법
JP3239422B2 (ja) 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR960026191A (ko) 반도체 소자의 금속배선 형성방법
JPH1117165A (ja) 半導体装置の積層ゲート構造
KR980005533A (ko) 텅스텐을 이용한 자기정렬 콘택 형성방법
KR950019938A (ko) 반도체 소자의 콘택 형성방법
KR970024223A (ko) 반도체 장치 및 그 제조방법
KR970052322A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960026221A (ko) 반도체 소자 제조방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR970077358A (ko) 반도체 장치의 트랜지스터의 게이트 전극 형성 방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 16

EXPY Expiration of term