KR950015659A - 고집적 반도체장치 및 그 제조방법 - Google Patents

고집적 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950015659A
KR950015659A KR1019930025138A KR930025138A KR950015659A KR 950015659 A KR950015659 A KR 950015659A KR 1019930025138 A KR1019930025138 A KR 1019930025138A KR 930025138 A KR930025138 A KR 930025138A KR 950015659 A KR950015659 A KR 950015659A
Authority
KR
South Korea
Prior art keywords
forming
impurity region
pillars
semiconductor substrate
etching
Prior art date
Application number
KR1019930025138A
Other languages
English (en)
Other versions
KR0141218B1 (ko
Inventor
박규찬
심태언
유선일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930025138A priority Critical patent/KR0141218B1/ko
Priority to JP6179330A priority patent/JPH07193142A/ja
Priority to DE4430483A priority patent/DE4430483B4/de
Priority to FR9410372A priority patent/FR2713016B1/fr
Priority to US08/298,470 priority patent/US5612559A/en
Priority to US08/445,649 priority patent/US5571730A/en
Publication of KR950015659A publication Critical patent/KR950015659A/ko
Application granted granted Critical
Publication of KR0141218B1 publication Critical patent/KR0141218B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

고집적 반도체장치 및 제조방법이 개시되어 있다. 반도체기판상에 수직으로 형성된 기둥이 트랜지스터의 채널영역으로 사용되며, 게이트절연막을 개재하여 상기 기둥을 둘러싸는 형태로 게이트전극이 자기정합적으로 형성되고, 소오스 영역 및 드레인 영역은 상기 기둥의 하부및 상부에 각각 형성된다. 트랜지스터의 점유면적을 현저하게 감소시킬 수 있다.

Description

고집적 반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 내지 제5도는 본 발명에 의한 M0S트랜지스터의 제조방법을 설명하기 위한 단면도들.

Claims (17)

  1. 제1도전형의 반도체기판 : 채널영역으로 사용되며, 상기 반도체기관에 대해 수직방향으로 신장되고, 절연막에 의해 둘러싸인 실리콘 기둥; 게이트 절연막을 개재하여 상기 기둥을 둘러싸는 형태로 형성된 게이트전극; 및 상기 기둥의 하부 및 상부에 각각 형성된 제2도전형의 제1불순물영역 및 제2불순물영역을 포함하는 것을 특징으로 하는 MOS트랜지스터.
  2. 제1항에 있어서, 상기 기둥의 하부에 형성된 제1 불순물영역과 접속되는 제1전극 및 상기 제1 전극의 저부에 절연층을 개재하여 형성된 또다른 반도체기판을 더 포함하는 것을 특징으로 하는 M0S트렌지스터.
  3. 반도체기판 상에 한쌍의 불순물영역과 게이트전극을 구비하여 형성된 전송트렌지스터와, 상기 전송트렌지스터의 한쪽 불순물영역에 접속된 커페시터와, 상기 전송트렌지스터의 다른 한쪽 불순물영역에 접속된 비트라인으로 이루어진 복수의 메모리셀들을 포함한 반도체 메모리장치에 있어서, 상기 커페시터, 전송트렌지스터 및 상기 전송트랜지스터의 다른 한쪽 불순물영역과 비트라인을 접속시키기 위한 비트라인 콘택홀은 수직일직선 상으로 배치된 것을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 비트라인이 다층으로 형성된 것을 특징으로 하는 반도체 메모리장치.
  5. 제3항에 있어서, 상기 전송트렌지스터는, 제1도전형의 반도체기판; 채널영역으로 사용되며, 상기 반도체기판에 대해 수직으로 형성된 실리콘 기둥, 게이트절연막을 개재하여 상기 기둥을 둘러싸는 형태로 형성된 게이트전극; 및 상기 기둥의 하부 및 상부에 각각 형성된 제2도전형의 제1 불순물영역 및 저2불순물영역을 포함하는 것을 특징으로 하는 반도체 메모리장치.
  6. 제5항에 있어서, 비트라인 방향으로 상기 전송트렌지스터들이 절연물질로 분리되고 있고, 상기 비트라인 방향에 직각인 방향으로는 인접한 전송트랜지스터가 상기 게이트전극을 공유하고 있는 것을 특징으로 하는 반도체 메모리장치.
  7. 제3항에 있어서, 상기 커페시터의 저부에 절연층을 개재하여 형성된 또다른 반도체기판을 더 포함하는 것을 특징으로 하는 반도체 메모리장치.
  8. 반도체기판 상에 한쌍의 불순물영역과 게이트전극을 구비하여 형성된 전송트랜지스터와, 상기 전송트렌지스터의 한쪽 불순물영역에 접속된 커페시터와, 상기 전송트렌지스터의 다른 한쪽 불순물영역에 접속된 비트라인으로 이루어진 복수의 메모리셀들을 포함한 반도체 메모리장치에 있어서, 상기 비트라인은 다층으로 형성된 것을 특징으로 하는 반도체 메모리장치.
  9. 제1 반도체기판 표면에 제1 불순물영역을 형성하는 단계; 상기 제1 반도체기판을 식각하여 실리콘 기둥들을 형성하는 단계; 상기 기둥들 사이를 절연체로 매립하는 단계; 상기 절연체를 식각하여 제1콘택홀을 형성하고, 상기 제1콘택홀을 통해 상기 제1 불순물영역과 접속되는 제1전극을 상기 절연체 상에 형성하는 단계; 상기 제1전극이 형성된 결과물 전면에 제1절연층을 형성하고, 그 표면을 평탄화시키는 단계; 상기 평탄화된 제1절연층 상에 제2 반도체기판을 접착하는 단계; 상기 제1반도체기판의 배면을 식각하는 단계; 상기 기둥들의 표면에 제2 불순물영역을 형성하는 단계: 상기 절연체를 일부 식각하여 상기 기둥들을 노출시키는 단계; 및 상기 기둥들을 둘러싸도록 게이트절연막 및 게이트전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 MOS트랜지스터의 제조방법.
  10. 제9항에 있어서, 상기 게이트전극을 형성하는 단계는, 상기 게이트절연막이 형성된 결과물 전면에 도전물질을 침적하는 단계와, 상기 도전물질을 전면 식각하여, 상기 기둥들을 둘러싸는 형태의 게이트전극을 자기정합적으로 형성하는 단계로 이루어지는 것을 특징으로 하는 MOS트렌지스터의 제조방법.
  11. 제9항에 있어서, 상기 게이트 전극을 형성하는 단계후, 상기 게이트 전극이 형성된 결과물 전면에 제2절연층을 형성하는 단계; 상기 제2절연층을 식각하여 제2콘택홀을 형성하는 단계; 및 상기 제2콘택홀을 통해 상기 제2불순물영역과 접속되는 제2전극을 상기 제2절연층 상에 형성하는 단계를 더 포함하는 것을 특징으로하는 MOS트랜지스터의 제조방법.
  12. 제9항에 있어서, 상기 제1반도체기판의 배면을 식각하는 공정은, 상기 절연체가 노출될 때까지 수행하는 것을 특징으로 하는 MOS트랜지스터의 제조방법.
  13. 제9항에 있어서, 상기 기둥들 사이를 매립하는 절연체는 적어도 두가지 이상의 물질로 형성하는 것을 특징으로 하는 반도체 메모리장치.
  14. 제1반도체기판 표면에 제1불순물영역을 형성하는 단계; 상기 제1반도체기판을 식각하여 실리콘 기둥들을 형성하는 단계; 상기 기둥들 사이를 절연체로 매립하는 단계; 상기 절연체를 식각하여 제1 콘택홀을 형성하고, 상기 절연체 상에 상기 제1콘택홀을 통해 상기 제1불순물영역과 접속되는 스토리지전극, 유전체막 및 플레이트전극을 차례로 형성하여 커패시터를 형성하는 단계; 상기 커페시터가 형성된 결과물 전면에 제1절연층을 형성하고, 그 표면을 평탄화시키는 단계; 상기 평탄화된 제1절연층상에 제2반도체기판을 접착하는 단계; 상기 제1반도체기판의 배면을 식각하는 단계: 상기 기둥들의 표면에 제2불순물영역을 형성하는 단계; 상기 절연체를 일부 식각하여 상기 기둥들을 노출시키는 단계; 상기 기둥들을 둘러싸며, 워드라인으로 제공되는 게이트전극을 형성하는 단계; 상기 게이트전극이 형성된 결과물 전면에 제2 절연층을 형성하는 단계: 및 상기 제2 절연층을 식각하여 제2 콘택홀을 형성하고, 상기 제2 콘택홀을 통해 상기 제2불순물영역과 접속되는 비트라인을 상기 제2 절연층 상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  15. 제14항에 있어서, 상기 실리콘 기둥들을 형성하는 단계는, 상기 제1반도체기판 상에, 비트라인 방향으로 길게 배치된 제1물질층을 형성하는 단계; 상기 제1물질층이 형성된 결과물 전면에 제2 물질층을 형성하는 단계; 워드라인 방향으로상기 제2물질층을 식각한 다음, 계속해서 결과물 전면의 상기 제2물질층을 식각함으로써 마스크층들을 형성하는 단계; 및 상기 마스크층들을 식각마스크로 하여 상기 제1 반도체기관을 식각함으로써, 상기 비트라인 방향으로 제1간격을 가지고, 사이 워드라인 방향으로는 상기 제1간격보다 좁은 제2간격을 가지는 실리콘 기둥들을 형성하는 단계로 이루어지는 것을 특징으로하는 반도체 메모리장치의 제조방법.
  16. 제14항에 있어서, 상기 기둥들 사이를 절연물질로 매립하는 단계는, 상기 기둥들이 형성된 결과물 전면에 절연물질을 침적하여, 상기 기둥들 사이의 워드라인 방향의 공간은 매립하고, 비트라인 방향의 공간은 그루부를 갖는 제1절연막을 형성하는 단계; 상기 제1절연막상에 제2절연막을 형성하는 단계; 및 상기 제2절연막상에 절연물질을 침적하여, 상기 기둥들 사이의 비트라인 방향의 그루부를 전부 매립하는 제3절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  17. 제14항에 있어서, 상기 커패시터를 형성하는 단계는, 상기 제1콘택홀이 형성된 결과물 전면에 도전물질을 침적하고, 상기 도전물질을 셀 단위로 패터닝함으로써 커페시터의 스토리지전극을 형성하는 단계; 습식식각공정으로 상기 절연물질의 일부분을 제거함으로써, 상기 스토리지전극의 전부를 노출시키는 단계; 및 상기 스토리지전극의 전면에 유전체막 및 플레이트전극을 차례로 형성하는 단계로 이루어지는 것을 특징으로하는 반도체 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025138A 1993-11-24 1993-11-24 고집적 반도체장치의 제조방법 KR0141218B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930025138A KR0141218B1 (ko) 1993-11-24 1993-11-24 고집적 반도체장치의 제조방법
JP6179330A JPH07193142A (ja) 1993-11-24 1994-07-29 高集積半導体装置およびその製造方法
DE4430483A DE4430483B4 (de) 1993-11-24 1994-08-27 MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür
FR9410372A FR2713016B1 (fr) 1993-11-24 1994-08-29 Dispositif semiconducteur à haute intégration et procédé pour la fabrication de celui-ci.
US08/298,470 US5612559A (en) 1993-11-24 1994-08-30 Semiconductor device having pillar shaped transistor and a method for manufacturing the same
US08/445,649 US5571730A (en) 1993-11-24 1995-05-22 Semiconductor device having vertical metal oxide semiconductors and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025138A KR0141218B1 (ko) 1993-11-24 1993-11-24 고집적 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR950015659A true KR950015659A (ko) 1995-06-17
KR0141218B1 KR0141218B1 (ko) 1998-07-15

Family

ID=19368843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025138A KR0141218B1 (ko) 1993-11-24 1993-11-24 고집적 반도체장치의 제조방법

Country Status (5)

Country Link
US (2) US5612559A (ko)
JP (1) JPH07193142A (ko)
KR (1) KR0141218B1 (ko)
DE (1) DE4430483B4 (ko)
FR (1) FR2713016B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486253B1 (ko) * 2002-08-12 2005-05-03 삼성전자주식회사 수직형 트랜지스터의 제조방법

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072209A (en) * 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
WO1999004436A1 (de) 1997-07-18 1999-01-28 Infineon Technologies Ag Verfahren zur herstellung eines vertikalen mos-transistors
US20030129215A1 (en) * 1998-09-24 2003-07-10 T-Ram, Inc. Medical devices containing rapamycin analogs
US6890546B2 (en) 1998-09-24 2005-05-10 Abbott Laboratories Medical devices containing rapamycin analogs
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5907170A (en) 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
KR100331845B1 (ko) * 1998-01-10 2002-05-10 박종섭 박막트랜지스터제조방법
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6246083B1 (en) * 1998-02-24 2001-06-12 Micron Technology, Inc. Vertical gain cell and array for a dynamic random access memory
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
KR100260560B1 (ko) * 1998-03-18 2000-07-01 윤종용 실리콘-온 인슐레이터 구조를 이용한 반도체 메모리 장치 및 그제조 방법
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
DE19845004C2 (de) 1998-09-30 2002-06-13 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6153902A (en) * 1999-08-16 2000-11-28 International Business Machines Corporation Vertical DRAM cell with wordline self-aligned to storage trench
DE10028424C2 (de) 2000-06-06 2002-09-19 Infineon Technologies Ag Herstellungsverfahren für DRAM-Speicherzellen
KR100821456B1 (ko) * 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6465331B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines
US6426259B1 (en) * 2000-11-15 2002-07-30 Advanced Micro Devices, Inc. Vertical field effect transistor with metal oxide as sidewall gate insulator
DE10125967C1 (de) 2001-05-29 2002-07-11 Infineon Technologies Ag DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
US6690040B2 (en) * 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US6737316B2 (en) * 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
DE10155023B4 (de) 2001-11-05 2008-11-06 Qimonda Ag Leitungsanordnung für Bitleitungen zur Kontaktierung mindestens einer Speicherzelle und Verfahren zur Herstellung einer Leitungsanordnung für Bitleitungen
US7135745B1 (en) 2002-09-09 2006-11-14 T-Ram, Inc. Fin thyristor-based semiconductor device
US6790713B1 (en) 2002-09-09 2004-09-14 T-Ram, Inc. Method for making an inlayed thyristor-based device
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
KR100673105B1 (ko) * 2005-03-31 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 수직형 트랜지스터 및 그의 형성 방법
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100833182B1 (ko) * 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
TWI293207B (en) * 2006-01-11 2008-02-01 Promos Technologies Inc Dynamic random access memory structure and method for preparing the smae
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5623005B2 (ja) * 2008-02-01 2014-11-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US8072345B2 (en) * 2008-02-14 2011-12-06 Darren Gallo Electronic flare system and apparatus
US8617952B2 (en) * 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US9698145B1 (en) * 2015-12-28 2017-07-04 International Business Machines Corporation Implementation of long-channel thick-oxide devices in vertical transistor flow
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
US9960272B1 (en) 2017-05-16 2018-05-01 International Business Machines Corporation Bottom contact resistance reduction on VFET
US10020381B1 (en) 2017-05-17 2018-07-10 International Business Machines Corporation Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
KR102332456B1 (ko) * 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 두 개의 트랜지스터들과 하나의 캐패시터를 갖는 메모리 셀을 가지며, 기준 전압과 결합된 트랜지스터들의 바디 영역들을 갖는 장치
US10121877B1 (en) 2017-09-13 2018-11-06 International Business Machines Corporation Vertical field effect transistor with metallic bottom region
CN112885832B (zh) * 2019-11-29 2024-07-16 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023188002A1 (ja) * 2022-03-29 2023-10-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体メモリ・デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357131A (en) * 1982-03-10 1994-10-18 Hitachi, Ltd. Semiconductor memory with trench capacitor
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
EP0333426B1 (en) * 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
JPH07105477B2 (ja) * 1988-05-28 1995-11-13 富士通株式会社 半導体装置及びその製造方法
JPH02309671A (ja) * 1989-05-24 1990-12-25 Matsushita Electron Corp 半導体メモリ装置
JPH03225873A (ja) * 1990-01-30 1991-10-04 Mitsubishi Electric Corp 半導体装置
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JPH0834302B2 (ja) * 1990-04-21 1996-03-29 株式会社東芝 半導体記憶装置
JPH0775247B2 (ja) * 1990-05-28 1995-08-09 株式会社東芝 半導体記憶装置
JP2969865B2 (ja) * 1990-08-28 1999-11-02 日本電気株式会社 ダイナミック型半導体記憶装置及びその製造方法
JP2941039B2 (ja) * 1990-11-08 1999-08-25 沖電気工業株式会社 半導体メモリ装置の製造方法
JPH0529573A (ja) * 1991-07-24 1993-02-05 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3405553B2 (ja) * 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US5498889A (en) * 1993-11-29 1996-03-12 Motorola, Inc. Semiconductor device having increased capacitance and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486253B1 (ko) * 2002-08-12 2005-05-03 삼성전자주식회사 수직형 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR0141218B1 (ko) 1998-07-15
JPH07193142A (ja) 1995-07-28
US5612559A (en) 1997-03-18
DE4430483A1 (de) 1995-06-01
FR2713016A1 (fr) 1995-06-02
FR2713016B1 (fr) 1998-09-04
DE4430483B4 (de) 2007-08-02
US5571730A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
KR950015659A (ko) 고집적 반도체장치 및 그 제조방법
US5798544A (en) Semiconductor memory device having trench isolation regions and bit lines formed thereover
JP5476619B2 (ja) Ｓｏｉ型トランジスタを用いたメモリアレイ
KR960043226A (ko) 디램 셀(dram) 및 그 제조 방법
KR950034443A (ko) 상. 하로 분리된 커패시터를 갖는 반도체 메모장치 및 그 제조방법
KR950012723A (ko) 반도체장치 및 그 제조방법
KR890008971A (ko) 반도체 메모리 장치 및 제법
KR860008609A (ko) 반도체 기억장치와 제조방법
KR950010095A (ko) 반도체기억장치 및 그 제조방법(Semiconductor Memory Device and Manufacturing Method Thereof)
KR900019227A (ko) 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법
KR950034790A (ko) 반도체 장치와 그 제조방법
KR970707580A (ko) 수직 mos 트랜지스터를 가지는 판독 전용 저장 셀 장치 제조 방법(process for producing a read-only storage cell arrangement with vertical mos transistors)
KR960019739A (ko) 고집적 dram을 위한 유니트 셀 배치 및 전송 게이트 설계방법
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR920005349A (ko) 반도체 장치 및 그 제조방법
KR920013728A (ko) 반도체 기억장치 및 그 제조방법
US5780337A (en) Method of fabricating a bit line of a dynamic random access memory
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR910020903A (ko) 적층형캐패시터셀의 구조 및 제조방법
KR960013636B1 (ko) 반도체 기억장치의 전하보존전극 제조방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
KR890005877A (ko) 트렌치내의 복합 dram 셀
KR960002791A (ko) 반도체 메모리 소자의 구조 및 제조방법
KR950020983A (ko) 소이(soi)를 이용한 반도체 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee