JPH0792734B2 - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH0792734B2 JPH0792734B2 JP3213875A JP21387591A JPH0792734B2 JP H0792734 B2 JPH0792734 B2 JP H0792734B2 JP 3213875 A JP3213875 A JP 3213875A JP 21387591 A JP21387591 A JP 21387591A JP H0792734 B2 JPH0792734 B2 JP H0792734B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- data
- supplied
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるマイクロコン
ピュータに接続される大容量のメモリ装置に関するもの
である。
ピュータに接続される大容量のメモリ装置に関するもの
である。
【０００２】
【従来の技術】いわゆるマイクロコンピュータは以下の
ようにして構成されている。図２において、１は中央処
理装置（ＣＰＵ）であって、このＣＰＵ１からデータバ
スライン２、コントロールバスライン３、アドレスバス
ライン４が導出される。この各ライン２〜４がそれぞれ
ＣＰＵ１の動作のプログラム等の書き込まれたリードオ
ンリーメモリ（ＲＯＭ）５及びデータの記憶等を行うラ
ンダムアクセスメモリ（ＲＡＭ）６に接続される。さら
にこれらの各ライン２〜４が入出力回路７に接続され
る。なお１０はＣＰＵ１の動作のタイミングを作る発振
器である。
ようにして構成されている。図２において、１は中央処
理装置（ＣＰＵ）であって、このＣＰＵ１からデータバ
スライン２、コントロールバスライン３、アドレスバス
ライン４が導出される。この各ライン２〜４がそれぞれ
ＣＰＵ１の動作のプログラム等の書き込まれたリードオ
ンリーメモリ（ＲＯＭ）５及びデータの記憶等を行うラ
ンダムアクセスメモリ（ＲＡＭ）６に接続される。さら
にこれらの各ライン２〜４が入出力回路７に接続され
る。なお１０はＣＰＵ１の動作のタイミングを作る発振
器である。
【０００３】この装置において、外部からのデータが入
出力回路７を通じてＣＰＵ１に読み込まれ、さらにＲＡ
Ｍ６に書き込まれる。そしてＲＯＭ５のプログラムに従
ってデータの処理が行われ、得られた結果のデータが入
出力回路７を通じて外部に取り出される。
出力回路７を通じてＣＰＵ１に読み込まれ、さらにＲＡ
Ｍ６に書き込まれる。そしてＲＯＭ５のプログラムに従
ってデータの処理が行われ、得られた結果のデータが入
出力回路７を通じて外部に取り出される。
【０００４】ところがこのような装置において、ＲＡＭ
６の記憶容量には限度があり、そのためあまり多くのデ
ータを扱うことができず、例えばコンパイラやエディテ
ィング、ソーティング等の処理が行えない。そこで外部
に大容量のメモリ装置を設け、データを所定量ずつ入出
力して実質的にＲＡＭ６の記憶容量を増加させることが
行われている。
６の記憶容量には限度があり、そのためあまり多くのデ
ータを扱うことができず、例えばコンパイラやエディテ
ィング、ソーティング等の処理が行えない。そこで外部
に大容量のメモリ装置を設け、データを所定量ずつ入出
力して実質的にＲＡＭ６の記憶容量を増加させることが
行われている。
【０００５】そのようなメモリ装置として、例えばフロ
ッピーディスクと呼ばれるものがある。フロッピーディ
スクは、図３に示すように例えば直径８インチの磁気円
盤で、７７本の同心円状のトラック（０〜７６）が設け
られ、各トラックが２６のセクター（１〜２６）に分割
され、各セクター毎に１２８バイトのデータの記憶がで
きるようにされている。そして図２の入出力回路７から
の各ライン２〜４の信号がフロッピーディスクコントロ
ーラー（ＦＤＣ）８に供給され、このＦＤＣ８によって
フロッピーディスク９が駆動されて、データの入出力が
行われる。
ッピーディスクと呼ばれるものがある。フロッピーディ
スクは、図３に示すように例えば直径８インチの磁気円
盤で、７７本の同心円状のトラック（０〜７６）が設け
られ、各トラックが２６のセクター（１〜２６）に分割
され、各セクター毎に１２８バイトのデータの記憶がで
きるようにされている。そして図２の入出力回路７から
の各ライン２〜４の信号がフロッピーディスクコントロ
ーラー（ＦＤＣ）８に供給され、このＦＤＣ８によって
フロッピーディスク９が駆動されて、データの入出力が
行われる。
【０００６】すなわちＣＰＵ１からのフロッピーディス
ク９を用いるか否かの信号がアドレスバスライン４を通
じてＦＤＣ８に供給される。またフロッピーディスク９
のトラック及びセクターの番号を指定する信号がデータ
バスライン２を通じてＦＤＣ８に供給される。さらに書
き込みあるいは読み出しの制御信号がコントロールバス
ライン３を通じてＦＤＣ８に供給される。そしてフロッ
ピーディスク９が回転され、また磁気ヘッドの位置が移
動されて指定された番号のセクターの書き込み及び読み
出しがデータバスライン２を通じて行われる。なおデー
タバスライン２の信号がトラックの番号であるか、セク
ターの番号であるか、入出力されるデータであるかの識
別信号がアドレスバスライン４を通じてＦＤＣ８に供給
される。
ク９を用いるか否かの信号がアドレスバスライン４を通
じてＦＤＣ８に供給される。またフロッピーディスク９
のトラック及びセクターの番号を指定する信号がデータ
バスライン２を通じてＦＤＣ８に供給される。さらに書
き込みあるいは読み出しの制御信号がコントロールバス
ライン３を通じてＦＤＣ８に供給される。そしてフロッ
ピーディスク９が回転され、また磁気ヘッドの位置が移
動されて指定された番号のセクターの書き込み及び読み
出しがデータバスライン２を通じて行われる。なおデー
タバスライン２の信号がトラックの番号であるか、セク
ターの番号であるか、入出力されるデータであるかの識
別信号がアドレスバスライン４を通じてＦＤＣ８に供給
される。
【０００７】このようにしてフロッピーディスク９のデ
ータが入出力される。しかしながらこのようなフロッピ
ーディスク９の場合、指定されたセクターに達するまで
の時間、いわゆるアクセス時間が機械駆動のために多く
必要であり、入出力を効率良く行うことができなかっ
た。
ータが入出力される。しかしながらこのようなフロッピ
ーディスク９の場合、指定されたセクターに達するまで
の時間、いわゆるアクセス時間が機械駆動のために多く
必要であり、入出力を効率良く行うことができなかっ
た。
【０００８】ところでランダムアクセスメモリ等のメモ
リ素子の価格が開発当初に比べて大幅に低下しており、
多数のメモリ素子を設けることが価格的に問題なくなっ
てきた。そこで例えばＲＡＭ６そのものを大容量にする
ことが考えられたが、通常の用途にあってはこのような
大容量は不要であり、またＲＡＭ６の容量を増すことは
アドレス設定のプログラム等のソフトウェアあるいはハ
ードウェアの設計変更が必要で、すでに実用化されてい
る汎用のＣＰＵ１を使用する上では問題が多かった。
リ素子の価格が開発当初に比べて大幅に低下しており、
多数のメモリ素子を設けることが価格的に問題なくなっ
てきた。そこで例えばＲＡＭ６そのものを大容量にする
ことが考えられたが、通常の用途にあってはこのような
大容量は不要であり、またＲＡＭ６の容量を増すことは
アドレス設定のプログラム等のソフトウェアあるいはハ
ードウェアの設計変更が必要で、すでに実用化されてい
る汎用のＣＰＵ１を使用する上では問題が多かった。
【０００９】
【発明が解決しようとする課題】解決しようとする問題
点は、多数のメモリ素子を設ける場合に、既存のメモリ
素子そのものを大容量にすると、プログラム等のソフト
ウェアあるいはハードウェアの設計変更が必要で、すで
に実用化されている汎用のＣＰＵ１を使用する上では問
題が多いというものである。
点は、多数のメモリ素子を設ける場合に、既存のメモリ
素子そのものを大容量にすると、プログラム等のソフト
ウェアあるいはハードウェアの設計変更が必要で、すで
に実用化されている汎用のＣＰＵ１を使用する上では問
題が多いというものである。
【００１０】
【課題を解決するための手段】本発明は、少なくとも磁
気ディスクの書き込み及び読み出しのためのプログラム
の内蔵されたコンピュータに対して、その外部装置とし
て接続されるメモリ装置であって、それぞれ複数のセク
ターに分割されたリードオンリーメモリ及びランダムア
クセスメモリを有し、上記磁気ディスクの書き込み及び
読み出しのためのセクター番号が上記コンピュータから
伝送され、伝送された上記セクター番号と上記コンピュ
ータからの書き込み及び読み出しの制御信号に関連する
連続した計数値に基づいてアドレス信号を形成し、形成
されたアドレス信号により上記リードオンリーメモリを
上記セクター単位で読み出しを行い、上記ランダムアク
セスメモリを上記セクター単位で書き込み及び読み出し
を行うようになすと共に、上記リードオンリーメモリ
は、上記ランダムアクセスメモリのための、上記磁気デ
ィスクの書き替えしないオペレーションシステムプログ
ラムに相当するプログラムを記憶するようになされ、上
記ランダムアクセスメモリは、少なくとも上記磁気ディ
スクの上記オペレーションシステムプログラムの記憶容
量に等しい記憶容量を有することを特徴とするメモリ装
置である。
気ディスクの書き込み及び読み出しのためのプログラム
の内蔵されたコンピュータに対して、その外部装置とし
て接続されるメモリ装置であって、それぞれ複数のセク
ターに分割されたリードオンリーメモリ及びランダムア
クセスメモリを有し、上記磁気ディスクの書き込み及び
読み出しのためのセクター番号が上記コンピュータから
伝送され、伝送された上記セクター番号と上記コンピュ
ータからの書き込み及び読み出しの制御信号に関連する
連続した計数値に基づいてアドレス信号を形成し、形成
されたアドレス信号により上記リードオンリーメモリを
上記セクター単位で読み出しを行い、上記ランダムアク
セスメモリを上記セクター単位で書き込み及び読み出し
を行うようになすと共に、上記リードオンリーメモリ
は、上記ランダムアクセスメモリのための、上記磁気デ
ィスクの書き替えしないオペレーションシステムプログ
ラムに相当するプログラムを記憶するようになされ、上
記ランダムアクセスメモリは、少なくとも上記磁気ディ
スクの上記オペレーションシステムプログラムの記憶容
量に等しい記憶容量を有することを特徴とするメモリ装
置である。
【００１１】
【作用】これによれば、磁気ディスクと同等に扱えると
共に、アクセス時間の短いメモリ装置を形成することが
できる。
共に、アクセス時間の短いメモリ装置を形成することが
できる。
【００１２】
【実施例】以下図面を参照しながら本発明の一実施例に
ついて説明しよう。図１において、２０はダイナミック
形のランダムアクセスメモリである。このメモリ２０は
フロッピーディスク１枚のデータエリアの記憶容量に等
しい約１９０Ｋバイトの記憶容量を有し、これは例えば
６４Ｋバイトのメモリ部を３個並列に設けて形成され
る。また２１はリードオンリーメモリであって、このメ
モリ２１はフロッピーディスクオペレーションシステム
（ＯＳ）等のコンピュータを稼働するのに必要なプログ
ラムの書き込まれたエリアに相当し、これは例えば６４
ＫバイトのマスクＲＯＭにて形成される。
ついて説明しよう。図１において、２０はダイナミック
形のランダムアクセスメモリである。このメモリ２０は
フロッピーディスク１枚のデータエリアの記憶容量に等
しい約１９０Ｋバイトの記憶容量を有し、これは例えば
６４Ｋバイトのメモリ部を３個並列に設けて形成され
る。また２１はリードオンリーメモリであって、このメ
モリ２１はフロッピーディスクオペレーションシステム
（ＯＳ）等のコンピュータを稼働するのに必要なプログ
ラムの書き込まれたエリアに相当し、これは例えば６４
ＫバイトのマスクＲＯＭにて形成される。
【００１３】さらにアドレスバスライン４からのＲＯＭ
５、ＲＡＭ６あるいは外部メモリ装置のいずれを用いて
いるかを示す信号がアドレスデコーダ１９に供給され
て、それぞれの使用されているメモリ装置に対応した信
号が形成される。これらの信号がそれぞれＲＯＭ５、Ｒ
ＡＭ６及び後述する外部メモリ装置に供給される。なお
図の例は外部メモリ装置を２つ設けられるようにした場
合であって、その一方をフロッピーディスク９、他方を
本発明によるメモリ装置としている。
５、ＲＡＭ６あるいは外部メモリ装置のいずれを用いて
いるかを示す信号がアドレスデコーダ１９に供給され
て、それぞれの使用されているメモリ装置に対応した信
号が形成される。これらの信号がそれぞれＲＯＭ５、Ｒ
ＡＭ６及び後述する外部メモリ装置に供給される。なお
図の例は外部メモリ装置を２つ設けられるようにした場
合であって、その一方をフロッピーディスク９、他方を
本発明によるメモリ装置としている。
【００１４】そして入出力回路７からのデータバスライ
ン２がデータバッファ回路１１、トラック番号のレジス
タ１２、セクター番号のレジスタ１３に接続される。さ
らにアドレスバスライン４からの、データバスライン２
の信号がトラックの番号であるかセクターの番号である
か入出力されるデータであるかを識別する信号がデコー
ダ１４に供給される。このデコーダ１４の制御端子にデ
コーダ１９からの信号が供給される。そして、デコード
された信号が上述のバッファ回路１１、レジスタ１２、
１３の駆動端子に供給される。またコンロールバスライ
ン３からの書き込みあるいは読み出しの制御信号がバッ
ファ回路１１、レジスタ１２、１３の制御端子に供給さ
れる。
ン２がデータバッファ回路１１、トラック番号のレジス
タ１２、セクター番号のレジスタ１３に接続される。さ
らにアドレスバスライン４からの、データバスライン２
の信号がトラックの番号であるかセクターの番号である
か入出力されるデータであるかを識別する信号がデコー
ダ１４に供給される。このデコーダ１４の制御端子にデ
コーダ１９からの信号が供給される。そして、デコード
された信号が上述のバッファ回路１１、レジスタ１２、
１３の駆動端子に供給される。またコンロールバスライ
ン３からの書き込みあるいは読み出しの制御信号がバッ
ファ回路１１、レジスタ１２、１３の制御端子に供給さ
れる。
【００１５】さらに書き込みあるいは読み出しの制御信
号がメモリ２０の駆動及びリフレッシュ回路１５に供給
される。またデコーダ１４からのデータバスライン２の
信号が入出力されるデータであるときの信号が駆動及び
リフレッシュ回路１５に供給される。またレジスタ１２
からのトラック番号を示す数値の例えば上位２ビットの
信号が駆動及びリフレッシュ回路１５に供給される。さ
らに発振器１０からのクロック信号が駆動及びリフレッ
シュ回路１５に供給される。そしてこの駆動及びリフレ
ッシュ回路１５から信号がメモリ２０のリフレッシュ制
御及びチップセレクト端子に供給されると共に、駆動及
びリフレッシュ回路１５の出力信号が１２８進のカウン
タ１６に供給される。これによってカウンタ１６は、書
き込み及び読出しの制御信号に関連して駆動され連続し
た計数値を出力する。
号がメモリ２０の駆動及びリフレッシュ回路１５に供給
される。またデコーダ１４からのデータバスライン２の
信号が入出力されるデータであるときの信号が駆動及び
リフレッシュ回路１５に供給される。またレジスタ１２
からのトラック番号を示す数値の例えば上位２ビットの
信号が駆動及びリフレッシュ回路１５に供給される。さ
らに発振器１０からのクロック信号が駆動及びリフレッ
シュ回路１５に供給される。そしてこの駆動及びリフレ
ッシュ回路１５から信号がメモリ２０のリフレッシュ制
御及びチップセレクト端子に供給されると共に、駆動及
びリフレッシュ回路１５の出力信号が１２８進のカウン
タ１６に供給される。これによってカウンタ１６は、書
き込み及び読出しの制御信号に関連して駆動され連続し
た計数値を出力する。
【００１６】また書き込みあるいは読み出しの制御信号
がメモリ２１の駆動回路１７に供給され、さらにレジス
タ１２からのトラック番号の上位の２ビットの信号が駆
動回路１７に供給される。そして駆動回路１７から信号
がメモリ２１のチップセレクト端子に供給される。
がメモリ２１の駆動回路１７に供給され、さらにレジス
タ１２からのトラック番号の上位の２ビットの信号が駆
動回路１７に供給される。そして駆動回路１７から信号
がメモリ２１のチップセレクト端子に供給される。
【００１７】さらにカウンタ１６の計数値と、上述のト
ラック番号レジスタ１２の数値及びセクター番号レジス
タ１３の数値とが合成回路１８に供給される。また駆動
及びリフレッシュ回路１５からの信号が合成回路１８の
制御端子に供給される。この合成回路１８で形成された
数値がメモリ２０のアドレス端子に供給される。またカ
ウンタ１６及びレジスタ１２、レジスタ１３の数値がメ
モリ２１のアドレス端子に供給される。さらにデータバ
ッファ回路１１がメモリ２０、２１のデータ端子に接続
される。そしてメモリ２０、２１において、チップセレ
クト端子に信号が供給されることによってメモリ２０の
３つのメモリ部の一つあるいはメモリ２１が選択され、
アドレス端子にアドレスを指定することによって指定さ
れたアドレスの書き込み及び読み出しが行われる。
ラック番号レジスタ１２の数値及びセクター番号レジス
タ１３の数値とが合成回路１８に供給される。また駆動
及びリフレッシュ回路１５からの信号が合成回路１８の
制御端子に供給される。この合成回路１８で形成された
数値がメモリ２０のアドレス端子に供給される。またカ
ウンタ１６及びレジスタ１２、レジスタ１３の数値がメ
モリ２１のアドレス端子に供給される。さらにデータバ
ッファ回路１１がメモリ２０、２１のデータ端子に接続
される。そしてメモリ２０、２１において、チップセレ
クト端子に信号が供給されることによってメモリ２０の
３つのメモリ部の一つあるいはメモリ２１が選択され、
アドレス端子にアドレスを指定することによって指定さ
れたアドレスの書き込み及び読み出しが行われる。
【００１８】この回路において、まず通常の動作時につ
いて説明すると、ランダムアクセスメモリ２０の書き込
みを行うには、最初に書き込みを行おうとするトラック
の番号及びセクターの番号がデータバスライン２を通じ
て供給される。このときデコーダ１４からトラックの番
号及びセクターの番号の識別信号がそれぞれレジスタ１
２、１３に供給され、これらのレジスタ１２、１３にト
ラックの番号及びセクターの番号が記憶される。さらに
レジスタ１２の上位の２ビットが駆動及びリフレッシュ
回路１５及び駆動回路１７に供給され、この場合に駆動
及びリフレッシュ回路１５からの信号により、メモリ２
０の３つのメモリ部の一つが選択される。
いて説明すると、ランダムアクセスメモリ２０の書き込
みを行うには、最初に書き込みを行おうとするトラック
の番号及びセクターの番号がデータバスライン２を通じ
て供給される。このときデコーダ１４からトラックの番
号及びセクターの番号の識別信号がそれぞれレジスタ１
２、１３に供給され、これらのレジスタ１２、１３にト
ラックの番号及びセクターの番号が記憶される。さらに
レジスタ１２の上位の２ビットが駆動及びリフレッシュ
回路１５及び駆動回路１７に供給され、この場合に駆動
及びリフレッシュ回路１５からの信号により、メモリ２
０の３つのメモリ部の一つが選択される。
【００１９】次に書き込まれるデータがデータバスライ
ン２を通じて供給される。このときデコーダ１４からの
データの入出力の識別信号がバッファ回路１１に供給さ
れると共に、駆動及びリフレッシュ回路１５に供給さ
れ、この回路１５からのデータの供給のタイミングに関
連した信号によりカウンタ１６が駆動される。そしてこ
のカウンタ１６の計数値と、レジスタ１２、１３に記憶
されたトラックの番号及びセクターの番号が合成回路１
８に供給され、メモリ２０のアドレス番号が形成され
る。ここでアドレス番号の形成は、例えば上位２ビット
を除くトラックの番号をアドレス番号の上位ビットと
し、セクターの番号を中位ビットとし、カウンタ１６の
計数値を下位ビットとする。そして形成されたアドレス
番号で指定されたアドレスにデータが記憶され、以後１
２８バイト分のデータが順次連続する１２８個のアドレ
スに記憶される。
ン２を通じて供給される。このときデコーダ１４からの
データの入出力の識別信号がバッファ回路１１に供給さ
れると共に、駆動及びリフレッシュ回路１５に供給さ
れ、この回路１５からのデータの供給のタイミングに関
連した信号によりカウンタ１６が駆動される。そしてこ
のカウンタ１６の計数値と、レジスタ１２、１３に記憶
されたトラックの番号及びセクターの番号が合成回路１
８に供給され、メモリ２０のアドレス番号が形成され
る。ここでアドレス番号の形成は、例えば上位２ビット
を除くトラックの番号をアドレス番号の上位ビットと
し、セクターの番号を中位ビットとし、カウンタ１６の
計数値を下位ビットとする。そして形成されたアドレス
番号で指定されたアドレスにデータが記憶され、以後１
２８バイト分のデータが順次連続する１２８個のアドレ
スに記憶される。
【００２０】またランダムアクセスメモリ２０の読み出
しを行うには、最初に読み出しを行おうとするトラック
の番号及びセクターの番号がデータバスライン２を通じ
て供給され、これらの番号がレジスタ１２、１３に記憶
され、メモリ２０内のメモリ部の一つが選択される。そ
してデコーダ１４からデータの入出力の識別信号が駆動
及びリフレッシュ回路１５に供給されると、カウンタ１
６が駆動され、レジスタ１２、１３の数値とカウンタ１
６の計数値とによって指定された１２８個のアドレスの
データが順次読み出される。この読み出されたデータが
バッファ回路１１を通じてデータバスライン２に供給さ
れる。
しを行うには、最初に読み出しを行おうとするトラック
の番号及びセクターの番号がデータバスライン２を通じ
て供給され、これらの番号がレジスタ１２、１３に記憶
され、メモリ２０内のメモリ部の一つが選択される。そ
してデコーダ１４からデータの入出力の識別信号が駆動
及びリフレッシュ回路１５に供給されると、カウンタ１
６が駆動され、レジスタ１２、１３の数値とカウンタ１
６の計数値とによって指定された１２８個のアドレスの
データが順次読み出される。この読み出されたデータが
バッファ回路１１を通じてデータバスライン２に供給さ
れる。
【００２１】さらにこの回路において動作開始時には、
最初に所定のトラックの番号及びセクターの番号がデー
タバスライン２を通じて供給され、これらの番号がレジ
スタ１２、１３に記憶される。そしてこの場合にレジス
タ１２の上位２ビットの信号は駆動回路１７にて判別さ
れ、リードオンリーメモリ２１を選択する数値とされ
る。さらにデコーダ１４からデータの入出力の識別信号
が駆動及びリフレッシュ回路１５に供給され、カウンタ
１６が駆動され、レジスタ１２、１３の数値とカウンタ
１６の計数値とによって指定された１２８個のアドレス
のデータが順次読み出される。
最初に所定のトラックの番号及びセクターの番号がデー
タバスライン２を通じて供給され、これらの番号がレジ
スタ１２、１３に記憶される。そしてこの場合にレジス
タ１２の上位２ビットの信号は駆動回路１７にて判別さ
れ、リードオンリーメモリ２１を選択する数値とされ
る。さらにデコーダ１４からデータの入出力の識別信号
が駆動及びリフレッシュ回路１５に供給され、カウンタ
１６が駆動され、レジスタ１２、１３の数値とカウンタ
１６の計数値とによって指定された１２８個のアドレス
のデータが順次読み出される。
【００２２】こうしてデータの書き込み及び読み出し、
さらにプログラムの読み出しが行われるわけであるが、
本発明によれば、トラックの番号とセクターの番号とが
データバスライン２を通じて供給されることにより、こ
のセクターに含まれる１２８のアドレスが書き込みある
いは読み出され、これは上述したフロッピーディスクの
書き込みと同等である。またリードオンリーメモリ２１
においてフロッピーディスクの書き替えしないオペレー
ションシステム（ＯＳ）等に相当するプログラムを記憶
させておくことができ、フロッピーディスクと全く同等
に扱うことができる。つまり、リードオンリーメモリ
（２１）は、ランダムアクセスメモリ（２０）のため
の、磁気ディスク（９）の書き替えしないオペレーショ
ンシステムプログラムに相当するプログラムを記憶する
ようになされ、ランダムアクセスメモリ（２０）は、少
なくとも磁気ディスク（９）のオペレーションシステム
プログラムの記憶容量に等しい記憶容量を有することに
より、実質的にコンピュータ（１）内のランダムアクセ
スメモリ（２０）の記憶容量を増加させることができ、
コンパイラ、エディテイティング、ソーティング等の処
理が行え、また、コンピュータ（１）から見た場合、あ
たかも磁気ディスク（９）を制御するかのごとく本発明
のメモリ装置を制御でき、従って、本発明のメモリ装置
は、磁気ディスク（９）とは別個のものであり、このメ
モリ装置を外したとしても、磁気ディスク装置として成
立するものであり、これにより、外部メモリを設ける際
に、ハードエウア、ソフトウエアの設計変更は不要とな
る。
さらにプログラムの読み出しが行われるわけであるが、
本発明によれば、トラックの番号とセクターの番号とが
データバスライン２を通じて供給されることにより、こ
のセクターに含まれる１２８のアドレスが書き込みある
いは読み出され、これは上述したフロッピーディスクの
書き込みと同等である。またリードオンリーメモリ２１
においてフロッピーディスクの書き替えしないオペレー
ションシステム（ＯＳ）等に相当するプログラムを記憶
させておくことができ、フロッピーディスクと全く同等
に扱うことができる。つまり、リードオンリーメモリ
（２１）は、ランダムアクセスメモリ（２０）のため
の、磁気ディスク（９）の書き替えしないオペレーショ
ンシステムプログラムに相当するプログラムを記憶する
ようになされ、ランダムアクセスメモリ（２０）は、少
なくとも磁気ディスク（９）のオペレーションシステム
プログラムの記憶容量に等しい記憶容量を有することに
より、実質的にコンピュータ（１）内のランダムアクセ
スメモリ（２０）の記憶容量を増加させることができ、
コンパイラ、エディテイティング、ソーティング等の処
理が行え、また、コンピュータ（１）から見た場合、あ
たかも磁気ディスク（９）を制御するかのごとく本発明
のメモリ装置を制御でき、従って、本発明のメモリ装置
は、磁気ディスク（９）とは別個のものであり、このメ
モリ装置を外したとしても、磁気ディスク装置として成
立するものであり、これにより、外部メモリを設ける際
に、ハードエウア、ソフトウエアの設計変更は不要とな
る。
【００２３】従って、ＣＰＵ１及びＲＯＭ５に内蔵され
たフロッピーディスク９の書き込み及び読み出しのプロ
グラムをそのまま用いてデータの書き込み及び読み出し
を行うことができる。そしてこの場合に、メモリ２０は
メモリ素子で構成されているので、機械的なアクセスの
遅れなどがなく、極めて効率良く入出力を行うことがで
きる。
たフロッピーディスク９の書き込み及び読み出しのプロ
グラムをそのまま用いてデータの書き込み及び読み出し
を行うことができる。そしてこの場合に、メモリ２０は
メモリ素子で構成されているので、機械的なアクセスの
遅れなどがなく、極めて効率良く入出力を行うことがで
きる。
【００２４】すなわち本発明によれば、比較的小容量の
内蔵ＲＡＭを有し、フロッピーディスクを駆動するプロ
グラムを有するマイクロコンピュータにおいて、内部的
に設計変更を行うことなく、高速で大容量のメモリを設
けることができる。従って例えばコンパイラ、エディテ
ィング、ソーティング等の処理を極めて高速で行うこと
ができる。
内蔵ＲＡＭを有し、フロッピーディスクを駆動するプロ
グラムを有するマイクロコンピュータにおいて、内部的
に設計変更を行うことなく、高速で大容量のメモリを設
けることができる。従って例えばコンパイラ、エディテ
ィング、ソーティング等の処理を極めて高速で行うこと
ができる。
【００２５】なお上述のシステム等のプログラムの規模
が小さいときにはリードオンリーメモリ２１の容量を小
さくし、その分ランダムアクセスメモリ２０の容量を大
きくしてもよい。
が小さいときにはリードオンリーメモリ２１の容量を小
さくし、その分ランダムアクセスメモリ２０の容量を大
きくしてもよい。
【００２６】
【発明の効果】この発明によれば、磁気ディスクと同等
に扱えると共に、アクセス時間の短いメモリ装置を形成
することができるようになった。
に扱えると共に、アクセス時間の短いメモリ装置を形成
することができるようになった。
【図１】本発明によるメモリ装置の一例の構成図であ
る。
る。
【図２】従来の装置の説明のための図である。
【図３】従来の装置の説明のための図である。
１ ＣＰＵ ２ データバスライン ３ コントロールバスライン ４ アドレスバスライン ５ ＲＯＭ ６ ＲＡＭ ７ 入出力回路 １１ データバッファ回路 １２ トラック番号レジスタ １３ セクター番号レジスタ １４ デコーダ １５ 駆動及びリフレッシュ回路 １６ カウンタ １７ 駆動回路 １８ 合成回路 ２０ ランダムアクセスメモリ ２１ リードオンリーメモリ
Claims (1)
- 【請求項１】 少なくとも磁気ディスクの書き込み及び
読み出しのためのプログラムの内蔵されたコンピュータ
に対して、その外部装置として接続されるメモリ装置で
あって、 それぞれ複数のセクターに分割されたリードオンリーメ
モリ及びランダムアクセスメモリを有し、 上記磁気ディスクの書き込み及び読み出しのためのセク
ター番号が上記コンピュータから伝送され、伝送された
上記セクター番号と上記コンピュータからの書き込み及
び読み出しの制御信号に関連する連続した計数値に基づ
いてアドレス信号を形成し、形成されたアドレス信号に
より上記リードオンリーメモリを上記セクター単位で読
み出しを行い、上記ランダムアクセスメモリを上記セク
ター単位で書き込み及び読み出しを行うようになすと共
に、 上記リードオンリーメモリは、上記ランダムアクセスメ
モリのための、上記磁気ディスクの書き替えしないオペ
レーションシステムプログラムに相当するプログラムを
記憶するようになされ、 上記ランダムアクセスメモリは、少なくとも上記磁気デ
ィスクの上記オペレーションシステムプログラムの記憶
容量に等しい記憶容量を有することを特徴とするメモリ
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071025A JPH0719191B2 (ja) | 1982-04-27 | 1982-04-27 | メモリ装置 |
| JP3213875A JPH0792734B2 (ja) | 1982-04-27 | 1991-08-26 | メモリ装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57071025A JPH0719191B2 (ja) | 1982-04-27 | 1982-04-27 | メモリ装置 |
| JP3213875A JPH0792734B2 (ja) | 1982-04-27 | 1991-08-26 | メモリ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071025A Division JPH0719191B2 (ja) | 1982-04-27 | 1982-04-27 | メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04357519A JPH04357519A (ja) | 1992-12-10 |
| JPH0792734B2 true JPH0792734B2 (ja) | 1995-10-09 |
Family
ID=61026357
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071025A Expired - Lifetime JPH0719191B2 (ja) | 1982-04-27 | 1982-04-27 | メモリ装置 |
| JP3213875A Expired - Lifetime JPH0792734B2 (ja) | 1982-04-27 | 1991-08-26 | メモリ装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57071025A Expired - Lifetime JPH0719191B2 (ja) | 1982-04-27 | 1982-04-27 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPH0719191B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178564A (ja) * | 1984-02-24 | 1985-09-12 | Meidensha Electric Mfg Co Ltd | 補助記憶装置 |
| JPH0673101B2 (ja) * | 1984-12-26 | 1994-09-14 | 富士通株式会社 | 半導体ディスク装置 |
| JPS6270953A (ja) * | 1985-09-24 | 1987-04-01 | Mitsubishi Electric Corp | 半導体デイスク装置 |
| US5261075A (en) * | 1988-08-16 | 1993-11-09 | Kabushiki Kaisha Csk | Optical recording medium access system |
| FR2655464B1 (fr) * | 1989-12-01 | 1993-03-05 | Bull Sa | Unite de memoire de masse electronique securisee. |
| JPH07261948A (ja) * | 1995-01-17 | 1995-10-13 | Hitachi Ltd | カード型外部記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676865A (en) * | 1979-11-27 | 1981-06-24 | Yokogawa Hokushin Electric Corp | Microprocessor system |
| JPS6019808B2 (ja) * | 1980-09-25 | 1985-05-18 | 日本電気株式会社 | 磁気デイスク装置 |
-
1982
- 1982-04-27 JP JP57071025A patent/JPH0719191B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-26 JP JP3213875A patent/JPH0792734B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719191B2 (ja) | 1995-03-06 |
| JPS58189750A (ja) | 1983-11-05 |
| JPH04357519A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723223A (en) | Direct memory access controller for reducing access time to transfer information from a disk | |
| US4809234A (en) | Memory device including memories having different capacities | |
| US4910614A (en) | Disk controller for a plurality of magnetic disk drives | |
| US5452427A (en) | Data processing device for variable word length instruction system having short instruction execution time and small occupancy area | |
| US4805092A (en) | Electronic circuit for extending the addressing capacity of a processor | |
| JPH0792734B2 (ja) | メモリ装置 | |
| JPH09171486A (ja) | Ｐｃカード | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| US5479609A (en) | Solid state peripheral storage device having redundent mapping memory algorithm | |
| JP3609739B2 (ja) | 半導体記憶装置 | |
| JP3432649B2 (ja) | 記憶装置 | |
| JPH05158795A (ja) | キャッシュメモリシステム | |
| JPS607678A (ja) | メモリ構成方式 | |
| JPH05120211A (ja) | データバス幅制御装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| JP2001056785A (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH023143A (ja) | 半導体メモリ | |
| JPH04358220A (ja) | 電子ディスク装置 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPH0527913A (ja) | バツフアレシオの最適化方法 | |
| JPS61195438A (ja) | 情報処理装置 | |
| HU180393B (hu) | Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez | |
| JPH02116937A (ja) | メモリ装置 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPS6157095A (ja) | 磁気バブルメモリ装置 |