KR970051327A - 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 - Google Patents
데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 Download PDFInfo
- Publication number
- KR970051327A KR970051327A KR1019960082417A KR19960082417A KR970051327A KR 970051327 A KR970051327 A KR 970051327A KR 1019960082417 A KR1019960082417 A KR 1019960082417A KR 19960082417 A KR19960082417 A KR 19960082417A KR 970051327 A KR970051327 A KR 970051327A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- memory cell
- group
- word lines
- memory cells
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims abstract 6
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
메모리는 복수개의 워드라인 WL1-8 복수개의 비트라인 BL1-512과 BLal-32, 복수개의 메모리 쎌 C1-512과 Cal-32을 갖고, 메모리 셀 CL-512과 Cal-32의 각각은 상기 워드라인 WL1-8의 선택된 하나와 상기 비트라인 BL1-512과 BLal-32의 선택돈 하나 사이에 접속되며, 상기 복수개의 메모리 셀C1-512과 Cal-32은 제1그룹 메모리 셀 C1-512과 제2그룹 메모리 셀 Cal-32로 분할돈 상기 워드라인 WL1-8의 선택된 하나에 접속되며, 상기 제1그룹 메모리 셀 C1-512은 데이타 기억을 위해 제공도며 상기 제2그룹 메모리 셀 Cal-32은 상기 그룹 메모리 셀 C1-512의 속성 데이타를 기억하도록 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따르는 비휘발성 반도체 기억장치의 블럭 다이어그램
Claims (14)
- 복수의 워드라인과, 복수의 비트라인과 각각 상기 비트라인의 선택된 하나와 상기 워드라인의 선택된 하나 사이에 접속된 복수의 메모리 셀을 포함하고 상기 복수의 메모리 셀은 제1그룹 메모리 쎌과 제2메모리 셀로 분할된 상기 워드라인의 선택된 하나의 접속되고 상기 제1그룹 메모리 셀은 데이타 기억을 위해 제공되고 상기 제2그룹 메모리 셀은 상기 제1그룹 메모리 셀의 속성 데이타 기억을 위해 제공되는 것을 특징으로 하는 메모리.
- 제1항에 있어서, 상기 제1그룹 메모리 셀과 상기 제2그룹 메모리 셀은 같은 어드레스에 의해 액세스되는 것을 특징으로 하는 메모리
- 제1항에 있어서, 상기 제1그룹 메모리 셀은 512비트인 상기 메모리 셀을 갖는 것을 특징으로 하는 메모리.
- 제1항에 있어서 상기 속성 데이타는 상기 제1그룹 메모리 셀의 재기록 수를 포함하는 것을 특징으로 하는 메모리
- 제1항에 있어서, 상기 워드라인의 선택된 하나에 접속된 상기 메모리 셀의 에러를 검출 및 정정하도록 상기 복수의 워드라인에 접속된 에러 정정 회로를 더 포함하는 것을 특징으로 하는 메모리.
- 제1항에 있어서 대응하는 상기 메모리 셀을 경유하여 상기 워드라인의 상기 선택된 하나에 접속된 상기 비트 라인의 에러를 검출 및 정정하도록 상기 복수의 워드라인에 접속된 에러 정정 회로를 더 포함하는 것을 특징으로 하는 메모리
- 제1항에 있어서, 소거 신호에 응답하여 상기 모든 메모리 셀의 내용을 소거하기 위한 소거 회로를 더 포함하는 것을 특징으로 하는 메모리
- 복수의 메모리 셀 블럭을 포함하는 메모리에 있어서 상기 메모리 셀 블럭의 각각은 복수의 워드라인과 복수의 비트라인과 각각 상기 비트라인의 선택된 하나와 상기 라인의 선택된 하나 사이에 접속된 복수의 메모리 셀을 포함하고 상기 복수의 메모리 셀은 제1그룹 메모리 셀과 제2그룹 메모리 셀로 분할된 상기 워드라인의 선택된 하나에 접속되고 상기 제1그룹 메모리 셀은 데이타 기억을 위해 제공되고 상기 제2그룹메모리 셀은 상기 제1그룹 메모리 셀의 속성 데이타 기억을 위해 제공되는 것을 특징으로 하는 메모리
- 제8항에 있어서 상기 워드라인에 접속된 상기 제1그룹 메모리 셀과 상기 제2그룹 메모리 셀은 같은 어드레스에 의해 액세스 되는 것을 특징으로 하는 메모리
- 제8항에 있어서 상기 제1그룹 메모리 셀은 512비트인 상기 메모리 셀을 갖는 것을 특징으로 하는 메모리
- 제8항에 있어서 상기 속성 데이타는 상기 제1그룹 메모리 셀의 재기록 수를 포함하는 것을 특징으로 하는 메모리
- 제8항에 있어서 상기 워드 라인의 선택된 하나에 접속된 상기 메모리 셀의 에러를 검출 및 정정하도록 상기 복수의 워드라인에 접속된 에러 정정회로를 더 포함하는 것을 특징으로 하는 메모리
- 제8항에 있어서 대응하는 상기 메모리 셀을 경유하여 상기 워드라인의 상기 선택된 하나에 접속된 상기 비트라인의 에러를 검출 및 정정하도록 상기 복수의 워드라인에 접속된 에러 정정 회로를 더 포함하는 것을 특징으로 하는 메모리
- 제8항에 있어서, 소거 신호에 응답하여 어드레스 신호에 의해 선택된 상기 메모리 블럭의 선택된 하나의 상기 모든 메모리 셀의 내용을 소거하기 위한 소거 회로를 더 포함하는 것을 특징으로 하는 메모리※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34151395A JP2848300B2 (ja) | 1995-12-27 | 1995-12-27 | 不揮発性半導体記憶装置 |
JP95-341513 | 1995-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051327A true KR970051327A (ko) | 1997-07-29 |
KR100273628B1 KR100273628B1 (ko) | 2001-01-15 |
Family
ID=18346650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960082417A KR100273628B1 (ko) | 1995-12-27 | 1996-12-27 | 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성 메모리 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5818754A (ko) |
EP (1) | EP0782146A3 (ko) |
JP (1) | JP2848300B2 (ko) |
KR (1) | KR100273628B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
JP3411186B2 (ja) * | 1997-06-06 | 2003-05-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US6178532B1 (en) | 1998-06-11 | 2001-01-23 | Micron Technology, Inc. | On-chip circuit and method for testing memory devices |
US6148414A (en) * | 1998-09-24 | 2000-11-14 | Seek Systems, Inc. | Methods and systems for implementing shared disk array management functions |
US7266706B2 (en) * | 1999-03-03 | 2007-09-04 | Yottayotta, Inc. | Methods and systems for implementing shared disk array management functions |
US7061792B1 (en) * | 2002-08-10 | 2006-06-13 | National Semiconductor Corporation | Low AC power SRAM architecture |
KR100704628B1 (ko) | 2005-03-25 | 2007-04-09 | 삼성전자주식회사 | 다수의 스트링을 사용하여 상태 정보를 저장하는 방법 및비휘발성 저장 장치 |
JPWO2007023544A1 (ja) * | 2005-08-25 | 2009-03-26 | スパンション エルエルシー | 記憶装置、記憶装置の制御方法、および記憶制御装置の制御方法 |
JP2008021390A (ja) * | 2006-07-14 | 2008-01-31 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
JPH0748320B2 (ja) * | 1989-07-24 | 1995-05-24 | セイコー電子工業株式会社 | 半導体不揮発性メモリ |
JPH03250499A (ja) * | 1990-02-27 | 1991-11-08 | Nec Corp | データ記憶回路 |
JPH05151097A (ja) * | 1991-11-28 | 1993-06-18 | Fujitsu Ltd | 書換回数制限型メモリのデータ管理方式 |
JPH05189981A (ja) | 1992-01-10 | 1993-07-30 | Toshiba Corp | フラッシュ型eepromおよびそのフラッシュ型eepromを使用した電子計算機システム |
JP3251968B2 (ja) * | 1992-01-20 | 2002-01-28 | 富士通株式会社 | 半導体記憶装置 |
ATA80592A (de) * | 1992-04-21 | 1995-06-15 | Vaillant Gmbh | Verfahren zum optimalen ausnutzen der speicherkapazität eines eeprom |
JP2647312B2 (ja) * | 1992-09-11 | 1997-08-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性半導体記憶装置 |
US5388083A (en) * | 1993-03-26 | 1995-02-07 | Cirrus Logic, Inc. | Flash memory mass storage architecture |
JPH08249895A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 不輝発性半導体記憶装置 |
-
1995
- 1995-12-27 JP JP34151395A patent/JP2848300B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-27 US US08/773,900 patent/US5818754A/en not_active Expired - Lifetime
- 1996-12-27 KR KR1019960082417A patent/KR100273628B1/ko not_active IP Right Cessation
- 1996-12-27 EP EP96120955A patent/EP0782146A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5818754A (en) | 1998-10-06 |
JPH09180485A (ja) | 1997-07-11 |
JP2848300B2 (ja) | 1999-01-20 |
EP0782146A3 (en) | 2003-07-16 |
KR100273628B1 (ko) | 2001-01-15 |
EP0782146A2 (en) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9405679B2 (en) | Determining a location of a memory device in a solid state device | |
KR960015578A (ko) | 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치 | |
KR920018766A (ko) | 불휘발성 반도체 기억장치 | |
KR930014612A (ko) | 불 휘발성 반도체 메모리 장치 | |
KR960032496A (ko) | 열 리던던씨를 가지는 불휘발성 반도체 메모리의 소거 검증회로 | |
KR20070117606A (ko) | 데이터용과 에러 정정 코드용으로 전환가능한 부분을 갖는메모리 | |
KR950015396A (ko) | 반도체 불휘발성 기억장치 | |
US20050132128A1 (en) | Flash memory device and flash memory system including buffer memory | |
KR950020748A (ko) | 반도체 기억장치 | |
KR970062918A (ko) | 메모리 장치 및 메모리 제어방법 | |
JPS61267846A (ja) | メモリを有する集積回路装置 | |
KR940006023A (ko) | 내용주소화기억장치 및 그 일치워드(incidence word)의 불능화방법 | |
US6438024B1 (en) | Combining RAM and ROM into a single memory array | |
KR870005473A (ko) | 반도체 프로그램어블 메모리 장치 | |
KR970051441A (ko) | 플래쉬 메모리 장치 | |
JP3786993B2 (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
KR970051327A (ko) | 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리 | |
US6772273B1 (en) | Block-level read while write method and apparatus | |
KR910013285A (ko) | 불휘발성 반도체메모리 | |
KR930001067A (ko) | 랜덤 엑세스 메모리 내에 데이타를 기억시키기 위한 소형 레벨의 패리티 보호용 방법 및 장치 | |
KR910014813A (ko) | 반도체메모리시스템 | |
KR950034271A (ko) | 비휘발성 반도체 플래쉬 메모리 | |
JP5139240B2 (ja) | 強誘電体メモリ装置 | |
US6724663B2 (en) | Erase block architecture for non-volatile memory | |
KR920008774A (ko) | 반도체 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080825 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |