KR950010006A - 내잡음 코드 설정회로 - Google Patents
내잡음 코드 설정회로 Download PDFInfo
- Publication number
- KR950010006A KR950010006A KR1019940021933A KR19940021933A KR950010006A KR 950010006 A KR950010006 A KR 950010006A KR 1019940021933 A KR1019940021933 A KR 1019940021933A KR 19940021933 A KR19940021933 A KR 19940021933A KR 950010006 A KR950010006 A KR 950010006A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- transistors
- node
- terminal
- conductivity type
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
대응하는 박막저항을 태우는 전압펄스가 공급되는 패드단자기 있는 코드 설정회로에 있어서, 제1도전타입의 제1트랜지스터는 터언온 펄스에 반응하여 터언온 되기에 적합화되고 제1도전타입의 제2트랜지스터가 제공된다.
각각의 제2트랜지스터의 채널은 원하는 전위가 발달되는 회로노드 중의 하나와 전압원 사이의 각각의 제1트랜지스터 채널과 병렬로 접속되고 디지털 설정 신호는 이에 대응하여 발생된다. 인번터는 노드를 원하는 전위로 유지하기 위하여 제2트랜지스터의 게이트단자와 노드 사이에서 접속된다. 제2도전 타입의 제3트랜지스터는 전압원이 제2트랜지스터를 통하여 패드단자에 결합되는 것을 방지하기 위하여 제공된다. 블록킹 수단이 제3트랜지스터와 패드단자에 각각 대응하여 제공된다. 각 블럭킹 수단은 전압펄스가 대응하는 패드단자에 인가될 때 발생되는 잡음펄스가 대응하는 제3트랜지스터에 인가되는 것을 방지하기 위하여 대응하는 제3트랜지스터 채널의 나머지 단부와 대응하는 패드단자 사이에 접속된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 코드 설정회로의 제1실시예에에 대한 블럭도
Claims (4)
- 전압펄스가 각각 인가되는 복수개의 패드단자(61, 62, 63)와, 대응하는 패드단자와 기준전위 사이에 각각 접속되고 상기 패드단자에 각각 대응하는 복수개의 박막저항기 (51, 52, 53)와, 터언온 펄스에 반응하여 도통되기에 적합한 1도전타입의 복수개의 제1트랜지스터(11, 12, 13)와, 전압원과 복수개의 노드 중 대응하는 하나의 노드 사이에서 대응하는 제1트랜지스터의 채널과 병렬로 접속되는 채널을 가지며 상기 제1트랜지스터에 의한 제1도전타입을 갖는 복수개의 제2트랜지스터(21, 22, 23)와, 대응하는 노드와 대응하는 제2트랜지스터의 게이트단자 사이에 각각 접속되고 제2트랜지스터와 노드에 각각 대응하는 복수개의 인버터(41, 42, 43)와, 대응하는 노드의 일단부에 접속되는 채널과 전압원을 제2트랜지스터 중의 대응하는 하나를 통하여 패드단자 중의 대응하는 하나와 결합되는 것을 방지하기 위하여 바이어스되는 게이트단자를 각각 가지며 상기 노드에 각각 대응하고 제1도전타입에 반대되는 제2도전타입을 갖는 복수개의 제3트랜지스터(31, 32, 33)와, 대응하는 패드단자에 전압펄스가 인가될 때 발생하는 노이즈가 대응하는 제3트랜지스터에 인가되지 못하도록 대응하는 제3트랜지스터의 채널의 나머지 단자와 대응하는 패드단자 사이에 접속되고 상기 제3트랜지스터와 상기 패드 단자에 각각 대응하는 복수개의 블럭킹 수단(81, 82, 83;91, 92, 93) 및, 상기 노드에서 발달되는 서로 다른 전위의 집합에 따라서 발생하는 디지탈신호를 발생하기 위한 수단(71, 72, 73, 10)을 포함하는 것을 특징으로 하는 코드 설정회로.
- 제1항에 있어서, 상기 블럭킹 수단은 각각 전류가 대응하는 제3트랜지스터에서 대응하는 패드단자의 방향으로 흐르도록 접속되는 다이오드(81, 82, 83)를 포함하는 것을 특징으로 하는 코드 설정회로
- 1항에 있어서, 상기 블럭킹 수단은 각각 저항기(91, 92, 93)를 포함하는 것을 특징으로 하는 코드 설정회로.
- 제3항에 있어서, 상기 저항기(91, 92, 93)의 저항값은 대응하는 제3트랜지스터(31, 32, 33)가 애벌런시 항복을 할 때의 저항값보다 큰 것을 특징으로 하는 코드 설정회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5240354A JP2707954B2 (ja) | 1993-09-01 | 1993-09-01 | コード設定回路 |
JP93-240354 | 1993-09-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950010006A true KR950010006A (ko) | 1995-04-26 |
KR0149056B1 KR0149056B1 (ko) | 1998-12-01 |
Family
ID=17058247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940021933A KR0149056B1 (ko) | 1993-09-01 | 1994-08-31 | 내잡음 코드 설정회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5446402A (ko) |
EP (1) | EP0644554B1 (ko) |
JP (1) | JP2707954B2 (ko) |
KR (1) | KR0149056B1 (ko) |
DE (1) | DE69424108T2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684417A (en) * | 1995-11-14 | 1997-11-04 | United Microelectronics Corporation | Data sensing apparatus of a read only memory device |
KR100204340B1 (ko) * | 1996-06-19 | 1999-06-15 | 윤종용 | 메모리 장치의 모드 셋팅 회로 |
US6188239B1 (en) | 1996-08-12 | 2001-02-13 | Micron Technology, Inc. | Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches |
US6227637B1 (en) * | 1998-05-14 | 2001-05-08 | Lsi Logic Corporation | Circuit and method for encoding and retrieving a bit of information |
US6255893B1 (en) * | 1999-07-07 | 2001-07-03 | Intel Corporation | Method and apparatus for detection of electrical overstress |
US6275063B1 (en) * | 1999-08-24 | 2001-08-14 | Micron Technology, Inc. | Method and apparatus for limited reprogrammability of fuse options using one-time programmable elements |
EP2020684A3 (en) | 2007-07-25 | 2009-04-08 | NEC Electronics Corporation | Semiconductor device and offset voltage adjusting method |
US10360988B2 (en) | 2016-11-02 | 2019-07-23 | Skyworks Solutions, Inc. | Apparatus and methods for protection against inadvertent programming of fuse cells |
US10255982B2 (en) * | 2016-11-02 | 2019-04-09 | Skyworks Solutions, Inc. | Accidental fuse programming protection circuits |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4388703A (en) * | 1979-05-10 | 1983-06-14 | General Electric Company | Memory device |
JPS60182219A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | 半導体装置 |
JPS61253917A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Denso Co Ltd | 半導体集積回路 |
US4686384A (en) * | 1985-08-09 | 1987-08-11 | Harris Corporation | Fuse programmable DC level generator |
US5015889A (en) * | 1989-02-23 | 1991-05-14 | Reay Robert L | Schottky enhanced CMOS output circuit |
JPH0430571A (ja) * | 1990-05-28 | 1992-02-03 | Fuji Electric Co Ltd | 高耐圧型駆動用半導体集積回路 |
JPH0468562A (ja) * | 1990-07-10 | 1992-03-04 | Nec Corp | コード設定回路 |
JP2679390B2 (ja) * | 1990-10-12 | 1997-11-19 | 日本電気株式会社 | コード設定回路 |
GB2270795B (en) * | 1992-09-18 | 1995-02-15 | Texas Instruments Ltd | Improvements in or relating to the trimming of integrated circuits |
-
1993
- 1993-09-01 JP JP5240354A patent/JP2707954B2/ja not_active Expired - Fee Related
-
1994
- 1994-08-29 DE DE69424108T patent/DE69424108T2/de not_active Expired - Fee Related
- 1994-08-29 EP EP94113467A patent/EP0644554B1/en not_active Expired - Lifetime
- 1994-08-30 US US08/298,459 patent/US5446402A/en not_active Expired - Fee Related
- 1994-08-31 KR KR1019940021933A patent/KR0149056B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69424108T2 (de) | 2000-11-16 |
US5446402A (en) | 1995-08-29 |
JP2707954B2 (ja) | 1998-02-04 |
JPH0774008A (ja) | 1995-03-17 |
EP0644554A3 (en) | 1998-03-18 |
EP0644554B1 (en) | 2000-04-26 |
EP0644554A2 (en) | 1995-03-22 |
KR0149056B1 (ko) | 1998-12-01 |
DE69424108D1 (de) | 2000-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910006732A (ko) | 전류검출회로 | |
KR980004941A (ko) | 출력 전위 공급 회로 | |
KR850006783A (ko) | 스위칭 회로 | |
KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
KR930702812A (ko) | 과전류 보호 장치 | |
KR930009245A (ko) | 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기 | |
KR900000968A (ko) | 반도체 시간 지연소자 | |
KR880012008A (ko) | 전원절환회로 | |
KR950022127A (ko) | 트랜지스터 회로 | |
KR940008249A (ko) | 리셋 신호를 발생시키기 위한 집적 회로 | |
KR950010006A (ko) | 내잡음 코드 설정회로 | |
KR950030421A (ko) | 반도체 발광소자구동회로 | |
KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
KR950034156A (ko) | 온도 검출 회로 | |
US5134323A (en) | Three terminal noninverting transistor switch | |
KR970024162A (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance) | |
JP3249608B2 (ja) | 集積コンパレータ回路 | |
KR970072377A (ko) | 보호 회로 | |
KR970028930A (ko) | 바이 모오스로 이루어진 정전압 발생회로 | |
KR940020669A (ko) | 바이어스 회로(bias circuit) | |
KR950002231A (ko) | 단일 단부 입력 논리 게이트를 가진 집적 논리 회로 | |
GB2250149A (en) | Low power output gate | |
KR880005743A (ko) | 비교기 | |
KR910014944A (ko) | 반도체 집적회로장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030523 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |