KR930009245A - 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기 - Google Patents
리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기 Download PDFInfo
- Publication number
- KR930009245A KR930009245A KR1019920019065A KR920019065A KR930009245A KR 930009245 A KR930009245 A KR 930009245A KR 1019920019065 A KR1019920019065 A KR 1019920019065A KR 920019065 A KR920019065 A KR 920019065A KR 930009245 A KR930009245 A KR 930009245A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- current
- input
- voltage
- current mirror
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 양의 귀환과 DC 전압 클램핑을 하는 고속 전-CMOS를 제공한다. 이 회로는 그들의 소오스들이 전류원이나 공급전압에 접속된 두 개의 소오스-결합된 PMOS 트랜지스터들을 구비한다. 제3PMOS 트랜지스터는 제1PMOS 트랜지스터의 소오스와 전류 미러의 단자 사이에 접속된다. 이 제3PMOS 트랜지스터의 게이트는 회로에 양의 귀환을 제공하기 위해 출력 노드에 접속된다. 음의 입력 전압이 양의 입력전압보다 낮아질 때, 제2PMOS를 통과하는 전류는 증가되며 제1PMOS 트랜지스터를 통과하는 전류는 감소한다. 출력노드의 전압에 증가함에 따라 제3PMOS 트랜지스터의 동등한 저항값이 증가하여, 제1PMOS 트랜지스터를 통과하는 전류를 감소시킨다. 이것을 출력 노드에 제공되는 전류를 증가시키고 회로의 구동 특성을 증가시키는 작용을 한다. 이 회로에 대한 더 나은 개선으로서, 전압-클램핑 장치가 설계에 포함된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 귀환 수단을 포함하는 비교기를 보여주는 회로도
제7도는 본 발명의 한 가능한 실시예를 보여주는 회로도
제8도는 제5도 내지 제7도의 회로들의 출력 특성의 그래프
제9도는 본 발명의 바람직한 실시예의 회로도
Claims (29)
- 제1전압 입력 신호를 받아들이며 제1노드에 접속된 제1입력 수단과; 제2전압 입력을 받아들이며 제1노드와 출력 노드에 접속된 제2입력 수단; 제1전압 공급단에 접속되고 상기 출력 노드에서 상기 제2입력 수단에 접속되어, 제1전류를 받아들이며 상기 제1전류와 동등한 제2전류를 출력하는 전류 미러 수단; 및 상기 제1입력 수단 및 상기 전류 미러 수단에 접속되며 상기 출력 노드에서 출력 전압에 의해 제어되는 양의 귀환 수단을 적어도 구비함을 특징으로 하는 회로.
- 제1항에 있어서, 상기 출력 노드와 상기 전류 미러 수단사이에 접속되며, 최소 출력 전압 레벨을 증가시키는 DC 클램핑 수단이 더 구비됨을 특징으로 하는 회로.
- 제1항에 있어서, 상기 출력 노드에 접속된 리셋수단이 더 구비됨을 특징으로 하는 회로.
- 제1항에 있어서, 상기 전류 미러 수단과 상기 제1전압 공급사이에 접속되며 최소 출력 전압 레벨을 증가시키는 DC 클램핑 수단이 더 구비됨을 특징으로 하는 회로.
- 제1항에 있어서, 상기 제1노드에 접속된 제2전압 공급단이 더 구비됨을 특징으로 하는 회로.
- 제1항에 있어서, 상기 제1노드에 접속된 전류원이 더 구비됨을 특징으로 하는 회로.
- 제1항에 있어서, 상기 제1입력수단, 제2입력 수단 및 상기 양의 귀환 수단이 제1형의 트랜지스터들을 포함하며, 상기 전류 미러 수단이 제2형의 트랜지스터들을 포함함을 특징으로 하는 회로.
- 제1전압 입력 신호를 받아들이며 제1노드에 접속된 제1입력 수단; 제2전압 입력을 받아들이며, 상기 제1노드와 출력 노드에 접속된 제2입력 수단; 제1전압 공급단, 상기 제1입력수단 및 상기 제2입력 수단에 접속되어, 제1전류를 받아들이며 상기 제1전류와 동등한 제2전류를 발생하는 전류 미러 수단; 및 최소 출력 전압 레벨을 정가시키는 DC 클램핑 수단이 더 구비됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 제1입력 수단과 상기 전류 미러 수단에 접속되며, 상기 출력 노드에서 출력 전압에 의해 제어되는 양의 귀환 수단을 적어도 구비함을 특징으로 하는 회로.
- 제8항에 있어서, 상기 DC 클램핑 수단이 상기 출력 노드와 상기 전류 미러 수단사이에 접속됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 출력 노드에 접속된 리셋수단이 더 구비됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 DC 클램핑 수단이 상기 전류 미러 수단과 상기 제1전압 공급사이에 접속됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 제1노드에 접속된 제2전압 공급단이 더 구비됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 제1노드에 접속된 전류원이 더 구비됨을 특징으로 하는 회로.
- 제8항에 있어서, 상기 제1입력수단과 상기 제2입력 수단은 제1형의 트랜지스터들을 포함하며, 상기 전류 미러 수단과 상기 DC 클램핑 수단은 제2형의 트랜지스터들을 포함함을 특징으로 하는 회로.
- 제1전압 입력 신호를 받아들이며 제1노드에 접속된 제1입력 수단; 제2전압 입력을 받아들이며, 상기 제1노드와 출력 노드에 접속되는 제2입력 수단; 제1전압 공급단에 접속되고 상기 출력 노드에서 상기 제2입력 수단에 접속되며, 제1전류원을 받아들여 상기 제1전류와 동등한 제2전류를 발생하는 전류 미러 수단; 상기 제1입력 수단과 상기 전류 미러 수단에 접속되며, 상기 출력 노드에서 출력 전압에 의해 제어되는 양의 귀환 수단; 및 최소 출력 전압 레벨을 증가시키는 DC 클램핑 수단을 구비함을 특징으로 하는 회로.
- 제16항에 있어서, 상기 DC 클램핑 수단이 상기 출력 노드와 상기 전류 미러 수단사이에 접속됨을 특징으로 하는 회로.
- 제16항에 있어서, 상기 출력 노드에 접속되는 리셋수단이 더 구비됨을 특징으로 하는 회로.
- 제16항에 있어서, 상기 DC 클램핑 수단이 상기 전류 미러 수단과 상기 제1전압 공급사이에 접속됨을 특징으로 하는 회로.
- 제16항에 있어서, 상기 제1노드에 접속된 제2전압 공급단이 더 구비됨을 특징으로 하는 회로.
- 제16항에 있어서, 상기 제1노드에 접속된 전류원이 더 구비됨을 특징으로 하는 회로.
- 제16항에 있어서, 상기 제1입력수단, 상기 제2입력 수단 및 상기 양의 귀환 수단은 제1형의 트랜지스터들을 포함하며, 상기 전류 미러 수단과 상기 DC 클램핑 수단은 제2형의 트랜지스터들을 포함함을 특징으로 하는 회로.
- 전압공급단에 소오스-접속된 제1트랜지스터와 일정한 전류원에 소오스가 접속된 제2트랜지스터로 구성된, 전압 입력을 받아들이는 서로 다른 채널 형의 제1 및 제2의 드레인-접속된 MOS 트랜지스터들; 상기 제1 및 제2트랜지스터의 드레인들과 상기 전압공급단에 접속되는 캐패시터; 문턱 전압에 접속되는 제1입력 수단과 상기 커패시터에 접속되는 제2입력 수단을 가지며, 지연된 출력을 발생하는 문턱치 교차 검출기를 적어도 구비하고, 그리고 상기 한계 교차 검출기는; 제1전압 입력 신호를 받아들이며 제1노드에 접속되는 제1입력수단; 제2전압 입력을 받아들이며, 상기 제1노드 및 출력 노드에 접속되는 제2입력수단; 상기 출력 노드에서 상기 제2입력 수단에 접속되며 제1전류를 받아들여 상기 제1전류와 동등한 제2전류를 발생하는 전류미러수단; 상기 제1입력 수단과 상기 전류 미러 수단에 접속되며, 상기 출력 노드에서 출력 전압에 의해 제어되는 양의 귀환 수단; 및 최소 출력 전압 레벨을 증가시키는 DC 클램핑 수단을 적어도 구비하여 이루어지는 가변 타이머 지연회로.
- 제23항에 있어서, 상기 DC 클램핑 수단이 상기 출력 노드와 상기 전류 미러 수단사이에 접속됨을 특징으로 하는 회로.
- 제23항에 있어서, 상기 출력 노드에 접속되는 리셋수단이 더 구비됨을 특징으로 하는 회로.
- 제23항에 있어서, 상기 DC 클램핑 수단이 상기 전류 미러 수단과 제2전압 공급사이에 접속됨을 특징으로 하는 회로.
- 제23항에 있어서, 상기 제1노드가 전압 공급 노드를 구비함을 특징으로 하는 회로.
- 제23항에 있어서, 상기 제1노드에 접속되는 전류원이 더 구비됨을 특징으로 하는 회로.
- 제23항에 있어서, 상기 제1입력수단, 상기 제2입력 수단 및 상기 양의 귀환 수단은 제1형의 트랜지스터들을 포함하며, 상기 전류 미러 수단과 상기 DC 클램핑 수단은 제2형의 트랜지스터들을 포함함을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/779,963 US5311071A (en) | 1991-10-21 | 1991-10-21 | High speed threshold crossing detector with reset |
US07/779,963 | 1991-10-21 | ||
US7/779,963 | 1991-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930009245A true KR930009245A (ko) | 1993-05-22 |
KR100249392B1 KR100249392B1 (ko) | 2000-03-15 |
Family
ID=25118137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920019065A KR100249392B1 (ko) | 1991-10-21 | 1992-10-16 | 리셋기능을 가지는 고속임계치(문턱값)교차검출기 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5311071A (ko) |
JP (1) | JP3546065B2 (ko) |
KR (1) | KR100249392B1 (ko) |
DE (1) | DE4235180A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713947B1 (ko) * | 2005-10-01 | 2007-05-07 | 삼성전자주식회사 | 공기조화기 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444413A (en) * | 1991-09-12 | 1995-08-22 | Kabushiki Kaisha Toshiba | Operational amplifier circuit with variable bias driven feedback voltage controller |
JPH05312850A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH06104672A (ja) * | 1992-09-22 | 1994-04-15 | Mitsubishi Electric Corp | クランプ回路 |
US5510735A (en) * | 1994-12-29 | 1996-04-23 | Motorola, Inc. | Comparator circuit for generating a control signal corresponding to a difference voltage between a battery voltage and a power supply voltage |
US5990709A (en) * | 1995-06-09 | 1999-11-23 | Siemens Aktiengesellschaft | Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source |
DE19547778C1 (de) * | 1995-12-20 | 1997-05-07 | Texas Instruments Deutschland | CMOS-Treiberschaltung |
US5889979A (en) * | 1996-05-24 | 1999-03-30 | Hewlett-Packard, Co. | Transparent data-triggered pipeline latch |
DE19638087C2 (de) * | 1996-09-18 | 1999-09-02 | Siemens Ag | CMOS-Komparator |
EP0880844B1 (en) * | 1996-09-26 | 2004-11-17 | Koninklijke Philips Electronics N.V. | Current distribution circuit having an additional parallel dc-current sinking branch |
AU7367698A (en) * | 1997-05-07 | 1998-11-27 | California Micro Devices Corporation | Active termination circuit and method therefor |
KR100488584B1 (ko) * | 1998-10-19 | 2005-08-02 | 삼성전자주식회사 | 파워 온 리셋회로 |
KR100312941B1 (ko) * | 1998-12-15 | 2002-02-28 | 김영환 | 전류비교기 |
US6262618B1 (en) * | 1999-01-12 | 2001-07-17 | International Rectifier Corporation | Shoot-through prevention circuit for motor controller integrated circuit gate driver |
US6181169B1 (en) * | 1999-10-28 | 2001-01-30 | Integrated Technology Express, Inc. | High-speed rail-to-rail comparator |
US6204655B1 (en) * | 1999-11-01 | 2001-03-20 | Maxim Integrated Products, Inc. | Voltage-controlled current source with variable supply current |
US6777992B2 (en) * | 2002-04-04 | 2004-08-17 | The Regents Of The University Of Michigan | Low-power CMOS flip-flop |
US7609499B2 (en) * | 2005-05-05 | 2009-10-27 | Seagate Technology Llc | Active current limiting circuit |
US7622977B2 (en) * | 2005-10-27 | 2009-11-24 | The Regents Of The University Of Michigan | Ramped clock digital storage control |
KR100723519B1 (ko) | 2006-01-06 | 2007-05-30 | 삼성전자주식회사 | Mos 트랜지스터를 이용한 전압 클램핑 회로 및 이를구비하는 반도체 칩 |
US20070182495A1 (en) * | 2006-02-09 | 2007-08-09 | Lall Ravindar M | Oscillator systems and methods |
CN101140301B (zh) * | 2006-09-08 | 2010-09-29 | 深圳赛意法微电子有限公司 | 零等待电流精确过电压比较器 |
US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
KR20120093954A (ko) * | 2009-10-12 | 2012-08-23 | 사이클로스 세미컨덕터, 인크. | 인덕터 오버헤드 없이 공진 클록 분배 네트워크들에서 고유 주파수를 선택하는 방법 |
CN106899814B (zh) | 2014-07-14 | 2021-05-14 | 索尼公司 | 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法 |
US10186942B2 (en) * | 2015-01-14 | 2019-01-22 | Dialog Semiconductor (Uk) Limited | Methods and apparatus for discharging a node of an electrical circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3857047A (en) * | 1973-06-08 | 1974-12-24 | Rca Corp | Detector employing a current mirror |
JPS5775022A (en) * | 1980-10-29 | 1982-05-11 | Nec Corp | Comparator |
-
1991
- 1991-10-21 US US07/779,963 patent/US5311071A/en not_active Expired - Lifetime
-
1992
- 1992-10-16 KR KR1019920019065A patent/KR100249392B1/ko not_active IP Right Cessation
- 1992-10-19 DE DE4235180A patent/DE4235180A1/de not_active Withdrawn
- 1992-10-21 JP JP28330592A patent/JP3546065B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713947B1 (ko) * | 2005-10-01 | 2007-05-07 | 삼성전자주식회사 | 공기조화기 |
Also Published As
Publication number | Publication date |
---|---|
JP3546065B2 (ja) | 2004-07-21 |
KR100249392B1 (ko) | 2000-03-15 |
DE4235180A1 (de) | 1993-04-22 |
JPH0774599A (ja) | 1995-03-17 |
US5311071A (en) | 1994-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930009245A (ko) | 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기 | |
US8519782B2 (en) | Constant voltage circuit | |
KR940008260A (ko) | 집적 버퍼회로 | |
KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
KR910017773A (ko) | 버퍼 회로 | |
KR910006732A (ko) | 전류검출회로 | |
KR950007292A (ko) | 저소비 전류로 동작하는 파워-온 신호 발생 회로 | |
KR940012796A (ko) | 링 오실레이터(Ring Oscillator) 및 정전압 발생회로 | |
KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
JP2008537405A (ja) | 適応トリップ点検出のための装置および方法 | |
KR970008162A (ko) | 저소비전력의 내부전원회로 | |
KR100439024B1 (ko) | 기준전압 발생회로 | |
US4410813A (en) | High speed CMOS comparator circuit | |
KR950010340A (ko) | 정 전류 발생 장치 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
KR970023370A (ko) | 기준전류 발생회로 | |
US9948242B2 (en) | Selectable current limiter circuit | |
US20070109062A1 (en) | Timer circuits and method | |
KR940024629A (ko) | 통신회로시스템 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
US9877104B2 (en) | Audio switch circuit with slow turn-on | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR900011132A (ko) | 전류미러(current mirror) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 13 |
|
EXPY | Expiration of term |