KR950007336A - 모든 디지탈 접촉식 시간지연 칼리브레이터 - Google Patents

모든 디지탈 접촉식 시간지연 칼리브레이터 Download PDF

Info

Publication number
KR950007336A
KR950007336A KR1019940018131A KR19940018131A KR950007336A KR 950007336 A KR950007336 A KR 950007336A KR 1019940018131 A KR1019940018131 A KR 1019940018131A KR 19940018131 A KR19940018131 A KR 19940018131A KR 950007336 A KR950007336 A KR 950007336A
Authority
KR
South Korea
Prior art keywords
address
window
delay
tap
zero
Prior art date
Application number
KR1019940018131A
Other languages
English (en)
Inventor
구오 빈
쿠비넥 짐
거숀 유진
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR950007336A publication Critical patent/KR950007336A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131Digitally controlled
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 시간지연기기산에 집적회로의 계속적인 교정을 제공하기 위한 온칩 디지털 서보구조가 프로세싱, 온도 및 파워서플라이 변동과 같은 다양한 파라미터 혹은 환경변화에 대하여 실시간 조절을 제공하는데 있다. 본 기술은 동일한 전파지연시간을 가진 동일한 유니트지연의 선택가능수로 이루어진 반도체 지연라인에 특히 유용하다. 이러한 구조는 유니트 지연소자에서 지연변화량을 일정하게 모니터하고 안정적이고, 크리스탈 제어된 기준클럭주기에 대한 지연을 비교함으로써 지연라인을 교정하여 각각의 경우, 지연라인내에 얼마나 많은 지연라인이 기준클럭주기를 동일하게 하기 위하여 시간의 양을 효과적으로 지연하는데 필요한지를 결정한다. 기기가 동작하는 동안에, 실시간 디지털포인터수가 발생되고 갱신된다. 이러한 포인터는 동일형태의 유니트 지연셀로 구성되며 상이한 수의 유니트지연셀을 사용하도록 선택될 수 있는 동일한 집적회로기판위에 다른 지연이나 혹은 시간기준을 알리거나 갱신하는데 사용될 수 있다. 따라서, 이러한 구조는 클럭증배, 펄스폭조절 및 다른 적용과 같은 모든 디지털회로에서 다양한 지연조절목적을 위하여 사용될 수 있다. 여기서, 정화하고, 조절되며, 디지탈 명령 제어된 지연 혹은 시간기본이 필요한다.

Description

모든 디지털 접촉식 시간지연 칼리브레이터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적회로에서의 지연검사를 수행하는 일실시예를 예시한 블록도.

Claims (16)

  1. 기준클럭신호를 직렬연결 유니트지연 직렬접소체인으로 발진하는 단계, 상기 직렬접속체인에서의 다수의 상기 직렬연결 유니트지연의 출력에 탭을 제공하는 단계, 상기 다수의 출력탭에 있는 전압신호의 위상을 상기 기준클럭의 위상과 비교하는 단계 및, 주기적인 기준위에서 위상이 상기 기준클럭으로부터 정확하게 360도 위상 전이로 배치된 0도에 가까운 출력탭인 제로탭을 전자적으로 인식하는 단계등으로 구성됨을 특징으로 하는 집적회로에서 전파 지연을 정확하게 나타내는 디지탈신호를 주기적으로 제공하기 위한 방법.
  2. 제1항에 있어서, 상기 비교단계는 주변온도와 상기 집적회로에서 전파지연변화를 유도하는 파워서플라이 변동을 보상하고 정확성을 유지하기에 충분히 빠른 속도로 주기적으로 반복됨을 특징으로 하는 집적회로에서 전파지연을 정확하게 나타내는 디지탈신호를 주기적으로 제공하기 위한 방법.
  3. 제2항에 있어서, 상기 제로탭을 상기 전자적으로 인식하는 단계는 상기 윈도우의 중심에 있는 상기 제로탭으로부터 대칭적으로 배치된 윈도우영역을 설정함으로써 한정되며, 상기 윈도우의 두 개의 보더랩사이에 평균탭수를 설정하여 제로탭위치를 결정함으로써 한정됨을 특징으로 하는 집적회로에서 전파지연을 정확하게 나타내는 디지털신호를 주기적으로 제공하기 위한 방법.
  4. 제3항에 있어서, 평균탭을 설정하는 단계는 상기 윈도우의 하이보더에 있는 탭수에 상기 윈도우의 로우보더에 있는 탭수를 가산함으로써 얻어지며, 상기 평균탭수를 설정하기 위하여 상기 합을 2씩 분할함으로써 얻어짐을 특징으로 하는 집적회로에서 전파지연을 정확하게 나타내는 디지탈신호를 주기적으로 제공하기 위한 방법.
  5. 클럭기준신호를 수신하기 위한 입력터미널, 각기 입력과 출력을 가지고, 상기 입력터미널에 연결된 유니트 지연셀의 직렬연결 체인, 각기 상기 유니트 지연셀에 연결되어 상기 지연셀 출력을 나타내는 신호를 제공하는 다수의 탭 및, 동작시, 상기 탭을 결정하기 위하여 상기 비교기회로에 연결된 제로탭 위치수단단으로 이루어지며, 상기 전파클럭신호의 위상은 상기 클럭기준신호에서 360도 위상전이로 배치된 제로위상 각도에 근접함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  6. 제5항에 있어서, 상기 제로탭 위치수단은 상기 제로탭인 상기탭의 물리적위치를 나타내는 디지탈신호를 제공하기 위한 수단을 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  7. 제6항에 있어서, 상기 제로탭 위치수단은 각기 출력신호를 가지고 상기 클럭기준을 수신하기 위하여 상기 입력터미널에 연결되며 대응탭에 연결되는 다수의 XORn기기, 상기 각각의 XORn출력의 상기 각 출력신호의 출력값을 나타내는 2진수를 주기적으로 동시에 샘플하고 유지하기 위한 수단 및, 상기 샘플되고 유지된 값이 윈도우 로우어드레스인 1에서 0으로 가는 탭의 어드레스를 결정하고, 상기 샘플되고 유지된 값이 윈도우 하이어드레스인 0에서 1로 가는 상기 탭의 어드레스를 결정하기 위하여 상기 샘플되고 유지된 출력신호를 분석하기 위한 수단등을 또한 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  8. 제7항에 있어서, 상기 윈도우 로우어드레스와 상기 윈도우 하이 어드레스를 평균함으로써 상기 제로탭 어드레스를 결정하기 위한 수단을 또한 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  9. 제8항에 있어서, 상기 윈도우 로우어드레스를 하향시키는 문턱변화는 상기 평균어드레스가 문턱변화의 기능과 같이 실질적으로 불변하도록 상기 윈도우 하아어드레스에서 조화증가량을 가지게 하기 위하여 상기 윈도우 로오어드레스와 상기 윈도우 하어어드레스를 결정하기 위한 상기 수단은 하강신호와 상승신호에 응답하는 문턱값과 실질적으로 동일함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  10. 제7항에 있어서, 상기 제로탭 위치수단은 필터링 수단을 포함하여 새로운 어드레스값이 이전어드레스의 임의수와 일치되어야만 하는, 상기 제로탭 어드레스를 주기적으로 갱신하기 위한 수단을 포함함을 특징으로 하는 모든 디지탈 접촉식 시간 지연 칼리브레이터.
  11. 제7항에 있어서, 상기 제로탭 위치수단은 직렬로 전이하기 위한 수단, 클럭신호에 연결된 카운터, 상기 샘플되고 유지되는 XORn출력을 상기 직렬로 전이하기 위한 수단으로 병렬로딩하기 위한 수단, 상기 전이하기 위한 수단에 연결되어, 동작시, 0에서 1 및 1에서 0전송의 발생의 출력표시를 제공하는 전송검파기 및, 상기 윈도우 로우어드레스와 상기 윈도우 하이어드레스를 제공하기 위하여 상기 카운터를 샘플링하기 위한 상기 전송검파기 출력신호에 응답하는 수단등을 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  12. 제7항에 있어서, 상기 XOR 출력을 주기적으로 샘플하고 유지하기 위한 상기 수단은 각기 상기 XOR 출력에 연결된 입력과 그리고 출력을 가지며, 이진 상승카운터와 같이 연결된 다수의 플립플롭회로를 포함하는 다수의 카운터수단을 포함함을 특징으로 하는 모든 디지탈 접촉식 시간 지연 칼리브레이터.
  13. 제12항에 있어서, 상기 카운터내에 플립플롭의 수는 얼마간의 노이즈트리거나 카운터를 충족시키지 못하도록 하기 위하여 제공되기에 충분히 큰 것을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  14. 제6항에 있어서, 상기 제로탭 위치수단은 각기 상기 클럭기준을 수신하기 위한 상기 입력터미널과 대으탭에 연결되어 있으며, 출력신호를 가지는 다수의 논리게이트 회로, 상기 각 논리게이트 회로 출력의 상기 각 출력 신호의 출력값을 나타내는 2진수를 주기적으로 동시에 샘플하고 유지하는 수단 및, 상기 샘플되고 유지된 값이 윈도우 로우어드레스인 1에서 0으로 가는 탭의 어드레스를 결정하고, 상기 샘플되고 유지된 값이 윈도우 하이어드레스인 0에서 1로 가는 상기 탭의 어드레스를 결정하기 위하여 상기 샘플되고 유지된 출력신호를 분석하기 위한 수단등을 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  15. 제14항에 있어서, 상기 윈도우 로우어드레스와 상기 윈도우 하이어드레스를 평균함으로써 상기 제로탭 어드레스를 결정하기 위한 수단을 또한 포함함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
  16. 제15항에 있어서, 상기 윈도우 로우어드레스를 하향시키는 문턱 변화는 상기 평균어드레스가 문턱변화의 기능과 같이 실질적으로 불변하도록 상기 윈도우 하이어드레스에서 조화증가량을 가지게 하기 위하여 상기 윈도우 로우어드레스와 상기 윈도우 하이어드레스를 결정하기 위한 상기 수단은 하강신호와 상승신호에 응답하는 문턱값과 실질적으로 동일함을 특징으로 하는 모든 디지탈 접촉식 시간지연 칼리브레이터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940018131A 1993-08-11 1994-07-26 모든 디지탈 접촉식 시간지연 칼리브레이터 KR950007336A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/105,079 1993-08-11
US08/105,079 US5457719A (en) 1993-08-11 1993-08-11 All digital on-the-fly time delay calibrator

Publications (1)

Publication Number Publication Date
KR950007336A true KR950007336A (ko) 1995-03-21

Family

ID=22303935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018131A KR950007336A (ko) 1993-08-11 1994-07-26 모든 디지탈 접촉식 시간지연 칼리브레이터

Country Status (6)

Country Link
US (1) US5457719A (ko)
EP (1) EP0639004B1 (ko)
JP (1) JPH07154245A (ko)
KR (1) KR950007336A (ko)
DE (1) DE69408749T2 (ko)
TW (1) TW230856B (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463396B1 (en) * 1994-05-31 2002-10-08 Kabushiki Kaisha Toshiba Apparatus for controlling internal heat generating circuit
US6064707A (en) 1995-12-22 2000-05-16 Zilog, Inc. Apparatus and method for data synchronizing and tracking
US6044122A (en) * 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
JPH10325887A (ja) * 1997-03-28 1998-12-08 Seiko Instr Inc 論理緩急回路
US5886539A (en) * 1997-04-10 1999-03-23 Advanced Micro Devices, Ind Communication within an integrated circuit by data serialization through a metal plane
US5774403A (en) * 1997-06-12 1998-06-30 Hewlett-Packard PVT self aligning internal delay line and method of operation
US5903521A (en) * 1997-07-11 1999-05-11 Advanced Micro Devices, Inc. Floating point timer
US6122278A (en) * 1997-08-07 2000-09-19 Advanced Micro Devices, Inc. Circuit and method for protocol header decoding and packet routing
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
US5943206A (en) * 1997-08-19 1999-08-24 Advanced Micro Devices, Inc. Chip temperature protection using delay lines
FR2768575B1 (fr) * 1997-09-12 2004-04-09 Sgs Thomson Microelectronics Procede de mesure de delai temporel et circuit mettant en oeuvre le procede
US6192069B1 (en) 1997-11-03 2001-02-20 Advanced Micro Devices, Inc. Circuit and methodology for transferring signals between semiconductor devices
US6084933A (en) * 1997-11-17 2000-07-04 Advanced Micro Devices, Inc. Chip operating conditions compensated clock generation
US6031473A (en) * 1997-11-17 2000-02-29 Advanced Micro Devices, Inc. Digital communications using serialized delay line
US5852616A (en) * 1997-11-17 1998-12-22 Advanced Micro Devices, Inc. On-chip operating condition recorder
US5942937A (en) * 1997-11-19 1999-08-24 Advanced Micro Devices, Inc. Signal detection circuit using a plurality of delay stages with edge detection logic
US6163759A (en) * 1997-11-21 2000-12-19 Advantest Corporation Method for calibrating variable delay circuit and a variable delay circuit using the same
US6064232A (en) * 1997-12-18 2000-05-16 Advanced Micro Devices, Inc. Self-clocked logic circuit and methodology
US6178208B1 (en) 1997-12-18 2001-01-23 Legerity System for recovery of digital data from amplitude and phase modulated line signals using delay lines
US6091348A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Circuit and method for on-the-fly bit detection and substitution
US6078627A (en) * 1997-12-18 2000-06-20 Advanced Micro Devices, Inc. Circuit and method for multilevel signal decoding, descrambling, and error detection
US6218880B1 (en) 1997-12-18 2001-04-17 Legerity Analog delay line implemented with a digital delay line technique
US5900834A (en) * 1997-12-18 1999-05-04 Advanced Micro Devices, Inc. Doppler shift detector
US6046620A (en) * 1997-12-18 2000-04-04 Advanced Micro Devices, Inc. Programmable delay line
US6255969B1 (en) * 1997-12-18 2001-07-03 Advanced Micro Devices, Inc. Circuit and method for high speed bit stream capture using a digital delay line
US6160856A (en) * 1997-12-18 2000-12-12 Advanced Micro Devices, Inc. System for providing amplitude and phase modulation of line signals using delay lines
US6339833B1 (en) 1998-04-17 2002-01-15 Advanced Micro Devices, Inc. Automatic recovery from clock signal loss
US6222392B1 (en) 1998-04-17 2001-04-24 Advanced Micro Devices, Inc. Signal monitoring circuit for detecting asynchronous clock loss
DE19830570A1 (de) 1998-07-08 2000-01-20 Siemens Ag Schaltung zur Ermittlung der Zeitdifferenz zwischen Flanken eines ersten und eines zweiten digitalen Signals
EP0987853A1 (en) 1998-09-17 2000-03-22 STMicroelectronics S.r.l. A fully digital phase aligner
US7010370B1 (en) * 1999-08-30 2006-03-07 Creative Technology, Ltd. System and method for adjusting delay of an audio signal
US6693436B1 (en) * 1999-12-23 2004-02-17 Intel Corporation Method and apparatus for testing an integrated circuit having an output-to-output relative signal
US6654900B1 (en) * 2000-04-19 2003-11-25 Sigmatel, Inc. Method and apparatus for producing multiple clock signals having controlled duty cycles by controlling clock multiplier delay elements
US6373312B1 (en) 2000-09-29 2002-04-16 Agilent Technologies, Inc. Precision, high speed delay system for providing delayed clock edges with new delay values every clock period
US6348828B1 (en) 2000-09-29 2002-02-19 Agilent Technologies, Inc. Clock enable circuit for use in a high speed reprogrammable delay line incorporating glitchless enable/disable functionality
US6535735B2 (en) * 2001-03-22 2003-03-18 Skyworks Solutions, Inc. Critical path adaptive power control
US6931075B2 (en) * 2001-04-05 2005-08-16 Microchip Technology Incorporated Event detection with a digital processor
DE10128757B4 (de) * 2001-06-13 2005-03-03 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung
JP2003050738A (ja) * 2001-08-03 2003-02-21 Elpida Memory Inc キャリブレーション方法及びメモリシステム
US7120215B2 (en) * 2001-12-12 2006-10-10 Via Technologies, Inc. Apparatus and method for on-chip jitter measurement
KR100543925B1 (ko) * 2003-06-27 2006-01-23 주식회사 하이닉스반도체 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법
US7275011B2 (en) * 2005-06-30 2007-09-25 International Business Machines Corporation Method and apparatus for monitoring integrated circuit temperature through deterministic path delays
US7446612B2 (en) * 2006-09-08 2008-11-04 Skyworks Solutions, Inc. Amplifier feedback and bias configuration
US7696826B2 (en) * 2006-12-04 2010-04-13 Skyworks Solutions, Inc. Temperature compensation of collector-voltage control RF amplifiers
US8022685B2 (en) 2007-02-06 2011-09-20 International Business Machines Corporation Temperature dependent voltage source compensation
US7779235B2 (en) 2007-02-06 2010-08-17 International Business Machines Corporation Using performance data for instruction thread direction
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US7971035B2 (en) 2007-02-06 2011-06-28 International Business Machines Corporation Using temperature data for instruction thread direction
US7936153B2 (en) 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7895454B2 (en) 2007-02-06 2011-02-22 International Business Machines Corporation Instruction dependent dynamic voltage compensation
US8615767B2 (en) 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US7865750B2 (en) * 2007-02-06 2011-01-04 International Business Machines Corporation Fan speed control from adaptive voltage supply
US20100180788A1 (en) * 2007-02-16 2010-07-22 Orica Explosives Technology Pty Ltd Method of communication at a blast stie, and corresponding blasting apparatus
US8185572B2 (en) * 2007-08-24 2012-05-22 International Business Machines Corporation Data correction circuit
US8005880B2 (en) * 2007-08-24 2011-08-23 International Business Machines Corporation Half width counting leading zero circuit
US7797131B2 (en) * 2007-08-24 2010-09-14 International Business Machines Corporation On-chip frequency response measurement
EP2704339B1 (en) * 2012-09-04 2017-11-22 OCT Circuit Technologies International Limited Built-in self-test technique for detection of imperfectly connected antenna in OFDM transceivers
KR102512819B1 (ko) * 2016-04-19 2023-03-23 삼성전자주식회사 딜레이 코드를 발생하는 전압 모니터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2450384A (en) * 1983-02-17 1984-08-23 International Standard Electric Corp. Adjustable delay circuit
GB8903567D0 (en) * 1989-02-16 1989-04-05 British Telecomm An optical network
GB8924203D0 (en) * 1989-10-27 1989-12-13 Ncr Co Delay measuring circuit
US5036528A (en) * 1990-01-29 1991-07-30 Tandem Computers Incorporated Self-calibrating clock synchronization system
GB2241620B (en) * 1990-02-13 1994-11-30 Matsushita Electric Ind Co Ltd A pulse signal delay device
US5245231A (en) * 1991-12-30 1993-09-14 Dell Usa, L.P. Integrated delay line
US5245637A (en) * 1991-12-30 1993-09-14 International Business Machines Corporation Phase and frequency adjustable digital phase lock logic system
EP0553744B1 (en) * 1992-01-31 2001-03-28 Konica Corporation Signal delay device
US5281874A (en) * 1992-02-14 1994-01-25 Vlsi Technology, Inc. Compensated digital delay semiconductor device with selectable output taps and method therefor
US5313503A (en) * 1992-06-25 1994-05-17 International Business Machines Corporation Programmable high speed digital phase locked loop

Also Published As

Publication number Publication date
TW230856B (en) 1994-09-21
EP0639004B1 (en) 1998-03-04
EP0639004A1 (en) 1995-02-15
DE69408749D1 (de) 1998-04-09
DE69408749T2 (de) 1998-09-17
US5457719A (en) 1995-10-10
JPH07154245A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
KR950007336A (ko) 모든 디지탈 접촉식 시간지연 칼리브레이터
EP0181047B1 (en) Delay control circuit and method for controlling delays in a semiconductor element
TWI548886B (zh) 老化偵測電路及其方法
US7459983B2 (en) Temperature detecting semiconductor device
EP3400453A1 (en) Reference circuit for metrology system
KR100998452B1 (ko) 멀티플렉서의 선택-대-출력 지연을 결정하기 위한 링발진기
US7994837B1 (en) Techniques for phase interpolation
US20140009197A1 (en) Self-adjusting duty cycle tuner
JP7116375B2 (ja) オンチップ・タイミング不確実性測定の分解能を増大させるシステムおよび方法
JP3347729B2 (ja) 信号波生成装置および位相検出装置
Yang et al. Computing synchronizer failure probabilities
KR900002553A (ko) 위상 검출회로
KR100434631B1 (ko) 반도체 장치
US10652006B2 (en) Determining clock signal quality using a plurality of sensors
CN108123682B (zh) 振荡装置
US7797131B2 (en) On-chip frequency response measurement
CN109194458A (zh) 延时校准输出装置及方法
JPS61105629A (ja) クロツク制御方式
Tippannavar et al. Implementation And Comparison of Different Stages of Current Starved CMOS Ring Oscillator–A Study
CN114679158B (zh) 周期信号发生装置、信号处理***及其周期信号发生方法
JPH0715475A (ja) デジタル制御回路
KR100199219B1 (ko) 가변 지연 회로 및 타이밍 신호 발생 회로
KR960010757B1 (ko) 클럭 감시 장치
JPH01226212A (ja) 入力データ−クロック間の位相調整用回路
CN114639610A (zh) 工艺角检测电路与工艺角检测方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid