KR950004855B1 - 반도체 메모리 소자의 어드레스 전이 검출 회로 - Google Patents

반도체 메모리 소자의 어드레스 전이 검출 회로 Download PDF

Info

Publication number
KR950004855B1
KR950004855B1 KR1019920020144A KR920020144A KR950004855B1 KR 950004855 B1 KR950004855 B1 KR 950004855B1 KR 1019920020144 A KR1019920020144 A KR 1019920020144A KR 920020144 A KR920020144 A KR 920020144A KR 950004855 B1 KR950004855 B1 KR 950004855B1
Authority
KR
South Korea
Prior art keywords
address transition
detection circuit
vcc
transition detection
voltage
Prior art date
Application number
KR1019920020144A
Other languages
English (en)
Other versions
KR940010509A (ko
Inventor
김규석
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019920020144A priority Critical patent/KR950004855B1/ko
Priority to US08/144,833 priority patent/US5438550A/en
Priority to JP5272320A priority patent/JPH06259967A/ja
Publication of KR940010509A publication Critical patent/KR940010509A/ko
Application granted granted Critical
Publication of KR950004855B1 publication Critical patent/KR950004855B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체 메모리 소자의 어드레스 전이 검출 회로
제1도는 종래의 어드레스 전이 검출 회로의 회로도.
제2도는 외부전압 검출기 및 트윈 패스 회로를 구비한 본 발명에 따른 어드레스 전이 검출 회로의 회로도.
제3도는 외부전압(Vcc) 변화에 따른 Vcc검출기 회로의 각 노드 전압의 변화를 도시한 그래프.
제4도는 본 발명에 따른 어드레스 전이 검출 회로의 Vcc전압변화에 대한 ATD펄스 폭의 변화를 스파이스(SPICE) 프로그램으로 시뮬레이션한 결과를 도시한 그래프.
제5도는 종래 어드레스 전이 검출 회로의 Vcc 전압변화에 대한 ATD펄스 폭의 변화를 스파이스 프로그램으로 시뮬레이션한 결과를 도시한 그래프.
제6도는 제4도 및 제5도에 도시된 시뮬레이션 결과를 비교하여 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 외부전압(Vcc) 검출기 20 : 트윈 패스 회로
본 발명은 반도체 메모리 소자의 어드레스 전이 검출회로(Address Transition Detector : ATD)에 관한 것으로, 특히 외부전압(Acc)변화에 독립적인 펄스 폭을 갖도록한 어드레스 전이 검출 회로에 관한 것이다.
본 발명의 어드레스 전이 검출 회로는 S램(SRAM) 소자에 적용하기 특히 적합한 것이지만, S램 뿐만 아니라 D램, 비휘발성 메모리 등 대부분의 메모리 소자에 활용할 수 있다.
반도체 소자에서 사용되고 있는 어드레스 전이 검출 회로(ATD)는 어드레스가 하이(high)에서 로우(low)로, 또는 로우에서 하이로 전이될 때 이것을 감지하여 일정한 폭을 가지는 펄스를 발생시키는 회로이다. 어드레스 전이 검출 회로에서 발생된 펄스는 각종 이퀼라이징 펄스용, 센스 증폭기의 논리회로등 각종 논리회로 구동용 등으로 널리 사용된다.
그런데 종래의 어드레스 전이 검출 회로는 제1도에 도시한 바와 같이 단순한 지연체인을 이용하여 펄스를 만들고 있다. 이경우, 모스(MOS) 소자 특성상 외부전압(Acc)이 높아지면 어드레스 전이 검출 회로 펄스의 폭은 감소하게 된다. 이러한 문제 때문에, 종래의 어드레스 전이 검출 회로에서는 높은 외부전압에서도 ATD펄스 폭을 일정수준 이상으로 유지하기 위해서, 보통상태에서도 필요이상으로 ATD펄스 폭을 넓게하여 쓰고 있다. 그러나, 이렇게 ATD펄스 폭을 넓게 하는 것은 집적회로 전체의 액세스 타임(TAA)을 늦어지게 하는 또다른 문제점을 야기시킨다.
본 발명은 상기한 문제점을 해결하기 위하여, 외부전압(Acc)이 변화해도 항상 일정폭 이상의 펄스를 발생시킬 수 있는 어드레스 전이 검출 회로를 제공함으로써, 보통 상태(Vcc 칩 5V)에서 반도체 칩 전체의 액세스 타임(TAA)을 개선하고자 한 것이다.
본 발명의 어드레스 전이 검출 회로는 단순한 지연체인을 이용하여 ATD펄스를 발생시키는 일반적인 어드레스 전이 검출 회로에 첨가하여 외부전압(Acc)의 변화를 선형적으로 감지하여 특정 Vcc레벨을 경계로 논리 하이신호 및 논리 로우신호를 내보내는 외부전압(Acc) 검출기와, 상기 외부전압(Acc) 검출기에서 발생된 신호에 따라 저 전위용 노멀(normal) Vcc 패스와 고전위용 하이(high) Vcc패스를 선택적으로 열어주는 트윈 패스회로를 더 설치하고, 하이 Vcc 패스에는 지연체인을 달아서 외부전압 상승시 즐어드는 ATD펄스 폭을 보상해 줌으로써, 외부전압(Acc)의 변화에도 독립적인 ATD펄스 폭을 유지할 수 있게 한 것이다.
이하, 첨부된 도면을 참고로하여 본 발명을 더욱 상세히 설명하기로 한다.
제1도는 종래의 어드레스 전이 검출 회로의 회로도이며, 제2도는 외부전압(Acc) 검출기(10) 및 트윈패스(twin path) 회로(20)가 첨가된 본 발명에 따른 트윈 패스 어드레스 전이 검출 회로를 도시한 것이다.
제2도에서, 먼저 외부 전압 검출기(10)를 살펴보면, PMOS트랜지스터 M1 내지 M5는 트랜지스터 M1의 소오스와 트랜지스터 M2의 드레인이 연결되고, 트랜지스터 M2의 소오스와 트랜지스터 M3의 게이트가 연결되는 식으로, 일렬로 연결되어 있으며, 트랜지스터 M1의 드레인에는 외부전압(Vcc)이 인가되고 트랜지스터 M5의 소오스는 접지와 연결되어 있다. 또한, 트랜지스터 M2 내지 M5 각각은 게이트와 소오스가 서로 연결되어 있으며, 트랜지스터 M1의 게이트에는 칩 선택신호(/CS)가 인가된다. 칩 선택신호(/CS)에 의해서 트랜지스터 M1를 선택적으로 동작시켜 줌으로써, 낮은 스탠바이(stand by)전류 실현이 가능하다.
외부전압(Acc) 검출기(10)에서 트랜지스터 M1 내지 M4의 채널폭은 크게하고 채널 길이는 작게하며, 트랜지스터 M5는 반대로 채녈 폭을 작게, 채널 길이는 크게하면 트랜지스터 M1와 M2사이의 노드 n2, 트랜지스터 M2와 M3사이의 노드 n3, 트랜지스터 M3와 M4사이의 노드 n4, 트랜지스터 M4와 M5사이의 노드 n5의 노드전압은, 제3도에 도시한 것처럼, Vcc 전압이 증가함에 따라 거의 평행하게 증가한다. 이와 같은 원리에 따라, 트랜지스터 M1 내지 M5의 사이즈를 적절히 조절하면 어떤 특정 Vcc전압을 경계로 노드 n5의 전압을 인버터의 논리적 문턱전압 이상과 이하로 구분할 수가 있다.
Vcc 전압변화에 따른 Vcc 검출기(10)의 각 노드전압 및 인버터의 논리적 문턱전압의 변화를 도시한 제3도의 그래프를 보면 노드 n5의 전압은 5.5볼트의 Vcc전압을 경계로, 5.5.볼트 이상의 Vcc전압이 들어올 경우 노드 n5의 전압은 논리 하이(high) 전압으로 인식되고, Vcc 전압이 5.5볼트 이하일 경우에는 논리 로우(low)전압으로 인식된다. 노드 n5의 전압은 인버터 IN1 및 IN2를 거쳐 트윈 패스 회로(20)로 전달된다.
트윈 패스 회로(20)에는 Vcc검출기(10)로부터 입력되는 신호에 의해 온,오프되는 통과 트랜지스터 PT1 내지 PT4가 설치되어서, 상기 통과 트랜지스터 PT1 내지 PT4의 온, 오프에 따라 선택적으로 노멀(normal) Vcc패스 또는 하이(high) Vcc 패스를 열어준다. 예을들어, 외부전압 Vcc이 5.5볼트 이하인 경우 노드 n5의 전압은 인버터 IN1의 입력에서 논리 로우로 인식되어서, 노드 n6의 전압은 하이로 되고, 인버터 IN2를 거쳐 노드 n7의 전압은 로우로 된다. 노드 n6의 하이신호와, 노드 n7의 로우신호는 통과 트랜지스터 PT1 및 PT4를 오프시키고, 통과 트랜지스터 PT2 및 PT3를 온시키므로, 제2도의 트윈 패스 회로(20)에서 화살표 A로 표시된 노멀 Vcc패스가 열리고 화살표 B로 표시된 하이 Vcc패스는 닫히게 된다.
한편, 외부전압(Acc)이 상승하여 6V이상이 될 때에도 노드 n5의 전압은 인버터 IN1에 논리 하이로 인식되고, 노드 n6의 전압은 하이에서 로우로, 노드 n7의 전압은 로우에서 하이로 반전되므로, 노멀 Vcc 패스는 닫히고 하이 Vcc 패스가 열리게 된다. 하이 Vcc 패스에는 제2도에 도시한 바와 같이 많은 지연체인이 포함되어 있어서, 이 지연체인에 의해 외부전압(Vcc)이 높아지면서 줄어드는 ATD펄스 폭을 보상하여 줌으로써, 외부전압에 독립적으로 항상 일정폭 이상의 펄스를 유지할 수 있다.
제4도는 본 발명에 따른 트윈 패스 어드레스 전이 검출 회로의 Vcc전압 변화에 대한 ATD펄스 폭의 변화를 스파이스(SPICE) 프로그램으로 시뮬레이션한 결과를 도시한 것이고, 제5도는 본 발명의 Vcc 검출기(10) 및 트윈 패스 회로(20)가 없는 종래의 어드레스 전이 검출회로의 Vcc전압변화에 대한 ATD펄스 폭의 변화를 스파이스(SPICE) 시뮬레이션한 결과를 도시한 것이다. 제4도와 5도의 그래프를 비교해 보면 알 수 있듯이, 본 발명의 트윈패스 어드레스 검출회로는 특히, 외부전압(Acc)이 높아질때에 종래의 어드레스 검출회로의 경우보다 상당히 넓은 ATD펄스 폭을 확보할 수 있다.
제6도는 제4도 및 제5도의 시뮬레이션결과를 비교하기 쉽게 그래프로 도시한 것이며, 그 수치는 하기의 표 1에 나타내었다.
[표 1]
상술한 바와 같이, 본 발명에 의하면 외부전압(Acc)이 상승하더라도 줄어드는 ATD펄스 폭을 하이 Vcc패스의 지연체인에 의해 보상해 줌으로써, 보통 상태에서 ATD펄스 폭을 필요이상으로 크게할 필요가 없어지므로 집적회로 전체의 액세스 타임을 줄일 수 있다.

Claims (4)

  1. 반도체 메모리 소자에서 어드레스 전이를 검출하여 일정폭의 펄스를 발생시키는 어드레스 전이 검출회로에 있어서, 외부전압(Acc)의 변화를 선형적으로 감지하여 특정 Vcc레벨을 경계로 논리 하이 신호 및 논리 로우 신호를 내보내는 외부전압(Acc) 검출기(10)와, 상기 외부전압(Acc) 검출기(10)에서 발생된 신호에 따라 저 전위용 노멀 Vcc패스(A)와 고전위용 하이 Vcc패스(B)를 선택적으로 열어주는 트윈 패스 회로(20)를 포함하는 반도체 메모리 소자의 어드레스 전이 검출회로.
  2. 제1항에 있어서, 상기 외부전압 검출기(10)는 칩 선택번호(/CS)에 의해 선택적으로 동작되는 반도체메모리 소자의 어드레스 전이 검출 회로.
  3. 제1항에 있어서, 상기 트윈 패스 회로(20)의 하이 Vcc 패스(B)에는 지연체인이 설치되어 있는 반도체 메모리 소자의 어드레스 전이 검출 회로.
  4. 제1항 또는 3항에 있어서, 상기 트윈 패스회로(20)의 노멀 Vcc패스(A) 및 하이 Vcc패스(B)는 부전압 검출기(10)에서 발생된 신호에 따라, 온, 오프되는 통과 트랜지스터(PT1 내지 PT4)에 의해 열리거나 닫히게 되는 반도체 메모리 소자의 어드레스 전이 검출회로.
KR1019920020144A 1992-10-30 1992-10-30 반도체 메모리 소자의 어드레스 전이 검출 회로 KR950004855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920020144A KR950004855B1 (ko) 1992-10-30 1992-10-30 반도체 메모리 소자의 어드레스 전이 검출 회로
US08/144,833 US5438550A (en) 1992-10-30 1993-10-29 Address transition detecting circuit of a semiconductor memory device
JP5272320A JPH06259967A (ja) 1992-10-30 1993-10-29 半導体メモリ装置のアドレス転移検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020144A KR950004855B1 (ko) 1992-10-30 1992-10-30 반도체 메모리 소자의 어드레스 전이 검출 회로

Publications (2)

Publication Number Publication Date
KR940010509A KR940010509A (ko) 1994-05-26
KR950004855B1 true KR950004855B1 (ko) 1995-05-15

Family

ID=19342080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020144A KR950004855B1 (ko) 1992-10-30 1992-10-30 반도체 메모리 소자의 어드레스 전이 검출 회로

Country Status (3)

Country Link
US (1) US5438550A (ko)
JP (1) JPH06259967A (ko)
KR (1) KR950004855B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845784B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 지연 고정 루프의 지연 장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003810B1 (ko) * 1993-04-14 1997-03-22 삼성전자 주식회사 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
US5696463A (en) * 1993-11-02 1997-12-09 Hyundai Electronics Industries Co., Ltd. Address transition detecting circuit which generates constant pulse width signal
JPH0843455A (ja) * 1994-08-01 1996-02-16 Oki Micro Design Miyazaki:Kk 絶対値回路
JPH0875823A (ja) * 1994-09-02 1996-03-22 Toshiba Microelectron Corp 動作速度測定回路及びこれを組み込んだ半導体装置
KR0151261B1 (ko) * 1995-07-14 1998-12-15 문정환 펄스폭 변조 회로
US5773999A (en) * 1995-09-28 1998-06-30 Lg Semicon Co., Ltd. Output buffer for memory circuit
KR0186093B1 (ko) * 1995-10-12 1999-05-15 문정환 메모리의 어드레스 천이 검출회로
US5933032A (en) * 1995-12-29 1999-08-03 Cypress Semiconductor Corp. Apparatus and method for generating a pulse signal
EP0788231B1 (en) * 1996-01-31 2004-03-31 SGS-THOMSON MICROELECTRONICS S.r.l. High voltages detector circuit and integrated circuit using the same
US5757718A (en) * 1996-02-28 1998-05-26 Nec Corporation Semiconductor memory device having address transition detection circuit for controlling sense and latch operations
KR100189740B1 (ko) * 1996-03-11 1999-06-01 구본준 어드레스 천이 검출 회로
JP3087653B2 (ja) * 1996-05-24 2000-09-11 日本電気株式会社 半導体記憶装置
US5689200A (en) * 1996-07-17 1997-11-18 Etron Technology, Inc. High speed glitch-free transition detection circuit with disable control
KR100472728B1 (ko) * 1997-05-08 2005-06-27 주식회사 하이닉스반도체 반도체장치의어드레스천이검출회로
US5936977A (en) * 1997-09-17 1999-08-10 Cypress Semiconductor Corp. Scan path circuitry including a programmable delay circuit
US5953285A (en) * 1997-09-17 1999-09-14 Cypress Semiconductor Corp. Scan path circuitry including an output register having a flow through mode
US6115836A (en) * 1997-09-17 2000-09-05 Cypress Semiconductor Corporation Scan path circuitry for programming a variable clock pulse width
US5952868A (en) * 1997-09-18 1999-09-14 Cypress Semiconductor Corp. Voltage level interface circuit with set-up and hold control
US5889728A (en) * 1998-02-10 1999-03-30 Cypress Semiconductor Corporation Write control method for memory devices
US6081475A (en) * 1998-02-10 2000-06-27 Cypress Semiconductor Corporation Write control apparatus for memory devices
KR100286099B1 (ko) * 1998-05-29 2001-04-16 윤종용 클럭모니터회로및이를이용한동기식반도체메모리장치
US6323701B1 (en) 1998-12-28 2001-11-27 Cypress Semiconductor Corporation Scheme for reducing leakage current in an input buffer
JP3825573B2 (ja) * 1999-02-17 2006-09-27 株式会社東芝 同期回路とその遅延回路
US6222393B1 (en) 1999-07-20 2001-04-24 Cypress Semiconductor Corporation Apparatus and method for generating a pulse signal
US6163495A (en) * 1999-09-17 2000-12-19 Cypress Semiconductor Corp. Architecture, method(s) and circuitry for low power memories
US6424197B1 (en) * 2000-10-24 2002-07-23 Exar Corporation Rising and falling edge aperture delay control circuit in analog front end of imaging system
KR100426489B1 (ko) * 2002-07-09 2004-04-13 주식회사 하이닉스반도체 반도체 메모리 소자의 초기화 제어 회로
US7403053B2 (en) * 2002-12-19 2008-07-22 Intel Corporation Power supply dependent delay compensation
US7026847B2 (en) * 2003-12-31 2006-04-11 Altera Corporation Programmable current booster for faster edge-rate output in high speed applications
KR100608365B1 (ko) * 2004-05-17 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 내부 제어 신호를 측정하는 방법 및 장치
US7268589B2 (en) * 2005-12-16 2007-09-11 Actel Corporation Address transition detector for fast flash memory device
TWI319265B (en) * 2006-09-29 2010-01-01 Wisepal Technologies Inc Glitch suppressing apparatus
JP4407685B2 (ja) 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
US7564266B2 (en) * 2007-06-25 2009-07-21 Qualcomm Incorporated Logic state catching circuits
US20100097131A1 (en) * 2007-09-03 2010-04-22 John Bainbridge Hardening of self-timed circuits against glitches
KR100906644B1 (ko) * 2007-12-27 2009-07-07 주식회사 하이닉스반도체 반도체 메모리장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854305B2 (ja) * 1988-10-07 1999-02-03 株式会社日立製作所 半導体記憶装置と半導体記憶装置の動作方法
US5124584A (en) * 1990-10-22 1992-06-23 Sgs-Thomson Microelectronics, Inc. Address buffer circuit with transition-based latching
KR930006970B1 (ko) * 1990-11-30 1993-07-24 현대전자산업 주식회사 어드레스 천이 검출회로
JPH0541088A (ja) * 1991-08-06 1993-02-19 Nec Ic Microcomput Syst Ltd 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845784B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 지연 고정 루프의 지연 장치
US7710178B2 (en) 2006-12-08 2010-05-04 Hynix Semiconductor Inc. Delay apparatus for delay locked loop

Also Published As

Publication number Publication date
US5438550A (en) 1995-08-01
KR940010509A (ko) 1994-05-26
JPH06259967A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
KR950004855B1 (ko) 반도체 메모리 소자의 어드레스 전이 검출 회로
US7262637B2 (en) Output buffer and method having a supply voltage insensitive slew rate
US6292410B1 (en) Apparatus for buffering data strobe signal in high-speed memory device
US5767700A (en) Pulse signal transfer unit employing post charge logic
US5696463A (en) Address transition detecting circuit which generates constant pulse width signal
KR20040092772A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
KR930003146A (ko) 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치
US5877652A (en) Voltage detecting circuit and method for reduced power consumption
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
US6009030A (en) Sense amplifier enable signal generating circuit of semiconductor memory devices
JP2805466B2 (ja) メモリのアドレス遷移検出回路
US6741508B2 (en) Sense amplifier driver circuits configured to track changes in memory cell pass transistor characteristics
US6215349B1 (en) Capacitive coupled driver circuit
KR100246180B1 (ko) 비동기적으로 프리차지 및 활성화 되는 메모리의 기준 클럭 발생회로
JP4017250B2 (ja) 安定したデータラッチ動作のためのｓｒａｍ及びその駆動方法
KR960006376B1 (ko) 어드레스 천이 검출회로
US6211707B1 (en) Output buffer circuit with preset function
KR0172767B1 (ko) 센스 증폭기의 센스 인에이블 신호 발생 회로
KR960014602B1 (ko) 반도체 메모리 장치
JP3161378B2 (ja) 半導体記憶装置
KR100451991B1 (ko) 내부 전원전압 발생 회로
JP2590696B2 (ja) 半導体スタティックメモリ用ワード線駆動回路
JP2003085972A (ja) タイマ回路及び半導体メモリ装置
KR100502658B1 (ko) 반도체 메모리 소자의 기준전압 발생기_
KR19980052415A (ko) 개선된 출력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee