KR940022847A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR940022847A
KR940022847A KR1019940003749A KR19940003749A KR940022847A KR 940022847 A KR940022847 A KR 940022847A KR 1019940003749 A KR1019940003749 A KR 1019940003749A KR 19940003749 A KR19940003749 A KR 19940003749A KR 940022847 A KR940022847 A KR 940022847A
Authority
KR
South Korea
Prior art keywords
region
cell
dummy
semiconductor device
active
Prior art date
Application number
KR1019940003749A
Other languages
English (en)
Other versions
KR0121992B1 (ko
Inventor
쥰지 히라세
신 하시모또
Original Assignee
모리시다 요이치
마쯔시다 덴기 산교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴기 산교 가부시끼가이샤 filed Critical 모리시다 요이치
Publication of KR940022847A publication Critical patent/KR940022847A/ko
Application granted granted Critical
Publication of KR0121992B1 publication Critical patent/KR0121992B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 더미셀을 설치한 집적회로를 가지는 반도체장치에 있어서, 더미셀을 우회한 활성셀간의 쇼트등의 절연불량을 방지하기 위한 것으로, 집적회로영역(5)의 외주부가 더미셀영역(2)이고, 중앙부가 메모리셀 어레이 등의 활성셀영역(1)으로 집적회로영역(5)에 서로 소자분리(6)로 구획된 복수의 셀형성영역(9)을 설치한다. 각 셀형성영역(9)중 활성셀영역(1)에 포함되는 영역에는 전계효과형 반도체소자를 가지는 활성셀(40)을 설치하고, 더메셀영역(2)에 포함되는 영역에는 더미셀을 설치한다. 이 더미셀중 적어도 일부를 전계효과형 반도체소자(14)와 동일한 구조에서 적어도 한쪽의 P-N 접합부를 제외하고, 적어도 게이트를 포함하는 구조로 되는 소자를 가지는 P-N 제거형 더미셀(41)로 구성한 것을 특징으로 한 것으로서, 이것에 의해 더미셀영역에 있어 게이트패턴 등의 흐트러짐에 기인하는 절연불량을 방지한다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실시예에 관한 반도체장치의 전체구성을 개략적으로 표시하는 평면도, 제2도는 제1실시예에 관한 DRAM 메모리셀 어레이에서의 코노부 부근의 상세한 구조를 표시하는 평면도 및 그 Ⅱ-Ⅱ선 단면도, 제3도는 제1실시예에 관한 DRAM의 제조공정에 있어서의 단면도.

Claims (14)

  1. 반도체기판의 표면부근에 형성되어, 절연부로 에워싸여져 다른 영역에서 구획된 집적회로영역을 구비하고, 상기 집적회로영역의 외주부는 더미셀영역과 집적회로영역의 외주부를 제외하는 중앙부가 활성셀영역으로 정의된 반도체장치에 있어서, 상기 활성화셀영역 및 더미셀영역을 포함하는 집적회로영역에 배설되어, 서로 소자분리로 구획된 복수의 셀형성영역과, 상기 각 셀형성영역중 활성셀영역에 포함하는 영역에 형성되어, 적어도 게이트와 2개의 P-N 접합부를 수반하는 2개의 소스/드레인영역을 구성요소로 하는 적어도 1개의 전계효과형 반도체소자를 가지는 활성셀과, 상기 각 셀형성영역에 포함되는 영역에 일부 또는 전부가 형성되어, 반도체소자로서 기능하지 않는 소자를 가지는 더미셀을 구비하는 동시에, 상기 더미셀중 적어도 일부는 상기 활성셀내의 전계효과형 반도체소자의 동일한 구조에서 적어도 한쪽의 P-N 접합부를 제외하고, 적어도 게이트를 포함하는 구조로 되는 반도체소자를 가지는 P-N 제거형 더미셀인 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 더미셀의 모두가 P-N 제거형 더미셀인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 활성셀은 경사이온주입에 의해 형성되는 소스/드레인영역, 펀치스루 스톱퍼등의 불순물 확산영역을 갖고, 상기 각 셀형성영역중 더미셀영역에 포함되는 영역에서 또한 활성셀영역내의 활성셀에의 경사이온주입의 방향에 일치하는 방향으로 위치하는 영역에는, 상기 활성셀내의 전계효과형 반도체소자와 동일한 구조로 되어, 소자로서 작동하지 않는 반도체소자를 가지는 P-N 보유형 더미셀이 형성되고, 상기 각 셀형성영역중 더미셀영역에 포함되는 영역에서 또한 상기 P-N 보유형 더미셀이 형성되는 영역을 제외하는 영역에서는 상기 P-N 제거형 더미셀이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체기판의 표면부근에 형성되어 절연부로 에워싸여져 다른 영역에서 구획된 집적회로영역을 구비하고, 상기 집적회로영역의 외주부가 활성셀영역과, 집적회로영역이 외주부를 제외하는 중앙부가 더미셀영역으로 정의된 반도체장치에 있어서, 상기 활성셀영역 및 더미셀영역을 포함하는 집적회로영역에 배설되어, 서로 소자분리로 구획된 복수의 셀형성영역과, 상기 각 셀형성영역중 활성셀영역에 포함되는 영역에 형성되어 적어도 게이트, 소스/드레인영역 및 채널영역을 구성요소로 하는 적어도 1개의 전계효과형 반도체소자를 가지는 활성셀과, 상기 각 셀형성영역중 더미셀영역에 포함되는 영역에 형성되어, 상기 활성셀내의 전계효과형 반도체소자와 동일한 구조로 되고, 소자로서 작동하지 않는 반도체소를 가지는 P-N 보유형 더미셀과, 상기 더미셀영역에 포함되는 소자분리의 하방에 활성셀영역의 소자분리 하방보다도 진한 불순물농도가 도입되어서 되는 고농도 채널 스톱퍼영역을 구비한 것을 특징으로 하는 반도체장치.
  5. 제1,2 또는 3항에 있어서, 상기 P-N 제거형 더미셀의 반도체소자의 적어도 소스/드레인영역의 안쪽에는 펀치스루 스톱퍼가 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제1,2 또는 3항에 있어서, 상기 더미셀영역에 포함되는 소자분리의 하방에 분순물이 도입되어서 되는 채널 스톱퍼가 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1 또는 2항에 있어서, 상기 집적회로영역의 활성셀영역은 메모리셀 어레인인 것을 특징으로 하는 반도체장치.
  8. 제3항에 있어서, 상기 활성셀은 경사이온주입에 의해 형성되는 소스/드레인영역 또는 펀치스루 스톱퍼를 가지는 DRAM의 메모리셀이고, P-N제거형 더미셀과 P-N보유형 더미셀은 게이트에 평행인 주변부의 셀영역에서 1개 걸러서 배치되어 있는 것을 특징으로 하는 반도체장치.
  9. 제7항에 있어서, 상기 활성셀은 DRAM, SRAM, EEPROM, 마스크ROM중의 어느 1개의 메모리셀인 것을 특징으로 하는 반도체장치.
  10. 반도체기판의 표면부근에 형성되어 절연부로 에워싸여져 다른 영역에서 구획된 집적회로영역을 구비하고, 상기 집적회로영역의 외주부가 더미셀영역과, 집적회로영역의 외주부를 제외하는 중앙부가 활성셀영역으로 정의된 반도체장치의 제조방법에 있어서, 반도체기판상에 상기 절연부로 되어 집적회로부를 복수의 셀형성영역으로 구획하는 소자분리로 되는 필드 산화막을 형성하는 공정과, 반도체기판의 표면부근에 채널영역 형성용의 분순물을 도입하는 공정과, 상기 반도체기판 및 상기 필드 산화막상에 게이트를 형성하는 공정과, 상기 더미셀영역의 적어도 일부의 위를 덮는 포토마스크를 형성하는 공정과, 상기 포토마스크 및 게이트를 마스크로서 반도체기판의 도전형과는 역의 도전형을 가지는 불순물의 이온주입을 행하여 활성셀영역의 각 셀형성영역에 소스/드레인 영역을 형성하는 공정과, 상기 소스/드레인영역을 형성하는 공정이 종료한 후에 상기 더미셀영역의 포토마스크를 제거하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 포토마스크를 형성하는 공정에서는 상기 더미셀영역중 활성셀영역내의 활성셀에의 경사이온주입방향에 일치하는 방향으로 위치하는 부분을 제외하는 영역의 위를 덮는 포토마스크를 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제10 또는 11항에 있어서, 게이트를 형성하는 공정의 전에 반도체기판의 안쪽에 불순물의 이온주입을 행하여 펀치스루 스톱퍼영역을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제10 또는 11항에 있어서, 필드 산화막의 하방에 불순물의 이온주입을 행하여 채널 스톱퍼영역을 형성하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제11항에 있어서, 반도체장치는 활성셀영역에 DRAM 메모리셀을 배설하고, 포토마스크를 형성하는 공정에서는 게이트에 평행인 방향에서는 포토마스크의 형성부분과, 개구부분을 교효로 설치하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003749A 1993-03-03 1994-02-28 반도체장치 및 그 제조방법 KR0121992B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP93-041,600 1993-03-03
JP4160093 1993-03-03
JP93-041600 1993-03-03

Publications (2)

Publication Number Publication Date
KR940022847A true KR940022847A (ko) 1994-10-21
KR0121992B1 KR0121992B1 (ko) 1997-11-12

Family

ID=12612885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003749A KR0121992B1 (ko) 1993-03-03 1994-02-28 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5468983A (ko)
KR (1) KR0121992B1 (ko)
CN (1) CN1034840C (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955499A (ja) * 1995-08-11 1997-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5637902A (en) * 1996-01-16 1997-06-10 Vlsi Technology, Inc. N-well resistor as a ballast resistor for output MOSFET
JPH09270466A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19703611A1 (de) * 1997-01-31 1998-08-06 Siemens Ag Anwendungsspezifisches integriertes Halbleiterprodukt mit Dummy-Elementen
JPH10242420A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
US6111269A (en) 1997-05-30 2000-08-29 Cypress Semiconductor Corp. Circuit, structure and method of testing a semiconductor, such as an integrated circuit
US6143663A (en) * 1998-01-22 2000-11-07 Cypress Semiconductor Corporation Employing deionized water and an abrasive surface to polish a semiconductor topography
US6200896B1 (en) 1998-01-22 2001-03-13 Cypress Semiconductor Corporation Employing an acidic liquid and an abrasive surface to polish a semiconductor topography
US6171180B1 (en) 1998-03-31 2001-01-09 Cypress Semiconductor Corporation Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface
US5972124A (en) * 1998-08-31 1999-10-26 Advanced Micro Devices, Inc. Method for cleaning a surface of a dielectric material
US6232231B1 (en) 1998-08-31 2001-05-15 Cypress Semiconductor Corporation Planarized semiconductor interconnect topography and method for polishing a metal layer to form interconnect
US6534378B1 (en) 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
US6566249B1 (en) 1998-11-09 2003-05-20 Cypress Semiconductor Corp. Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
JP3506025B2 (ja) * 1998-11-30 2004-03-15 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
KR100291384B1 (ko) * 1998-12-31 2001-07-12 윤종용 반도체장치의레이아웃방법
DE19907921C1 (de) 1999-02-24 2000-09-28 Siemens Ag Halbleiterspeicheranordnung mit Dummy-Bauelementen auf durchgehenden Diffusionsgebieten
JP3274664B2 (ja) * 1999-08-30 2002-04-15 エヌイーシーマイクロシステム株式会社 半導体装置
KR100513445B1 (ko) 1999-09-10 2005-09-07 삼성전자주식회사 반도체 장치의 제조방법
US6259126B1 (en) * 1999-11-23 2001-07-10 International Business Machines Corporation Low cost mixed memory integration with FERAM
JP2002252289A (ja) * 2001-02-27 2002-09-06 Fuji Electric Co Ltd 半導体集積回路装置およびその製造方法
US6969684B1 (en) 2001-04-30 2005-11-29 Cypress Semiconductor Corp. Method of making a planarized semiconductor structure
US7123508B1 (en) 2002-03-18 2006-10-17 T-Ram, Inc. Reference cells for TCCT based memory cells
US6940772B1 (en) 2002-03-18 2005-09-06 T-Ram, Inc Reference cells for TCCT based memory cells
US6828678B1 (en) 2002-03-29 2004-12-07 Silicon Magnetic Systems Semiconductor topography with a fill material arranged within a plurality of valleys associated with the surface roughness of the metal layer
JP3897730B2 (ja) * 2003-04-23 2007-03-28 松下電器産業株式会社 半導体記憶装置および半導体集積回路
US6867080B1 (en) * 2003-06-13 2005-03-15 Advanced Micro Devices, Inc. Polysilicon tilting to prevent geometry effects during laser thermal annealing
CN1316587C (zh) * 2003-09-19 2007-05-16 旺宏电子股份有限公司 结绝缘有源组件的形成方法
JP2005150375A (ja) * 2003-11-14 2005-06-09 Toshiba Corp 半導体装置およびその製造方法
CN100382236C (zh) * 2005-04-18 2008-04-16 力晶半导体股份有限公司 防止击穿的半导体元件的制造方法
US7821080B2 (en) * 2005-07-15 2010-10-26 Guobiao Zhang N-ary three-dimensional mask-programmable read-only memory
KR100745898B1 (ko) * 2006-02-21 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8885384B2 (en) 2007-01-11 2014-11-11 Chengdu Haicun Ip Technology Llc Mask-programmed read-only memory with reserved space
JP5076570B2 (ja) * 2007-03-16 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5524547B2 (ja) 2009-09-14 2014-06-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体記憶装置
US8564070B2 (en) 2010-05-24 2013-10-22 Chengdu Haicun Ip Technology Llc Large bit-per-cell three-dimensional mask-programmable read-only memory
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
CN109119121A (zh) 2016-04-14 2019-01-01 厦门海存艾匹科技有限公司 双偏置的三维一次编程存储器
US10002872B2 (en) 2016-04-16 2018-06-19 Chengdu Haicun Ip Technology Llc Three-dimensional vertical one-time-programmable memory
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
KR20180064820A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치
US10566388B2 (en) 2018-05-27 2020-02-18 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory
CN110176490B (zh) * 2019-06-11 2020-04-21 长江存储科技有限责任公司 一种半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559759A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Semiconductor device
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
JPH0658947B2 (ja) * 1984-02-24 1994-08-03 株式会社日立製作所 半導体メモリ装置の製法
US4658283A (en) * 1984-07-25 1987-04-14 Hitachi, Ltd. Semiconductor integrated circuit device having a carrier trapping trench arrangement
JPS61214559A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体集積回路装置
JPS63292667A (ja) * 1987-05-25 1988-11-29 Nec Corp Ｍｏｓ型半導体装置
JPS645052A (en) * 1987-06-29 1989-01-10 Mitsubishi Electric Corp Capacitor cell of semiconductor storage device
JPH0828467B2 (ja) * 1988-11-15 1996-03-21 株式会社東芝 半導体装置
JPH02196462A (ja) * 1989-01-24 1990-08-03 Mitsubishi Electric Corp 半導体装置
US5020028A (en) * 1989-08-07 1991-05-28 Standard Microsystems Corporation Four transistor static RAM cell
JPH03265166A (ja) * 1990-03-14 1991-11-26 Mitsubishi Electric Corp Ｉｉｌを有する半導体装置

Also Published As

Publication number Publication date
CN1096135A (zh) 1994-12-07
US5641699A (en) 1997-06-24
CN1034840C (zh) 1997-05-07
KR0121992B1 (ko) 1997-11-12
US5468983A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
KR940022847A (ko) 반도체장치 및 그 제조방법
KR960012318A (ko) 반도체 장치 및 그 제조방법
US4180826A (en) MOS double polysilicon read-only memory and cell
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR910020820A (ko) 반도체 기억장치 및 그 제조방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
US3747200A (en) Integrated circuit fabrication method
US6458665B1 (en) Halo ion implantation method for fabricating a semiconductor device
CN108305876A (zh) 半导体元件与其制作方法
KR0184071B1 (ko) 필드 시일드 소자 분리 구조체를 가지는 반도체 장치와 그의 제조방법
KR890011027A (ko) 반도체장치의 제조방법
KR960005769A (ko) 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
KR970067907A (ko) 반도체장치의 제조방법
US5340768A (en) Method of fabricating self-aligned field-plate isolation between control electrodes
US5536670A (en) Process for making a buried bit line memory cell
JPS60154664A (ja) 半導体記憶装置
US20030028855A1 (en) Method for patterning a silicon-on-insulator photomask
KR0167611B1 (ko) 트랜지스터 제조 방법
JP2933818B2 (ja) 半導体装置及びその製造方法
KR0134106B1 (ko) 반도체 소자 및 그 제조방법
KR100255147B1 (ko) 플래쉬 메모리 셀 어레이 및 그 제조 방법
KR100262004B1 (ko) 플래쉬 메모리 제조방법
KR960039158A (ko) 반도체 장치 및 그의 제조방법
KR100252925B1 (ko) 반도체 장치의 플래쉬 이피롬 제조방법
KR0165378B1 (ko) 고집적 비트라인 콘택구조를 갖는 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee