KR0134106B1 - 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한것으로, 종래의 반도체소자에서 국부적으로 산화막이 형성되지 않은 직사각형 모양의 액티브 지역을 비트라인과 같이 길게 연장된 구조로 형성하고, 소자분리가 필요한 액티브지역에는 고농도 확산영역을 형성하는기술이다. 그로인하여 액티브지역에 발생하는 버즈빅을 억제하고, 포토공정을 용이하게 실시할수 있도록 하는 기술이다.

Description

반도체 소자 및 그 제조방법

제1도는 및 제2도는 종래기술로 제조되는 반도체소자의 액티브지역과 액티브지역에 형성되는 소자의 단면도.

제3도는 액티브지역에 소자분리막의 버즈빅이 오버랩 된것을 도시한 도면.

제4도 및 제5도는 본 발명에 의해 제조되는 반도체소자의 액티브지역과 액티브지역에 형성되는 소자의 단면도.

제6도는 본 발명을 다른 구조의 반도체소자에 적용한 것을 도시한 레이아웃도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 소자분리막

3 : 게이트산화막 4 : 워드라인

5',5″: 접합영역 7 : 고농도 확산영역

20 : 워드라인 30 : 액티브지역

40,45 : 임플란트 지역 60,70 : 콘택

본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히, 직사각형 모양의 액티브 지역을 길게 연장된 패턴으로 형성하여 액티브 지역에 발생하는 버즈빅을 억제하고, 포토공정을 용이하게 실시할 수 있도록 하는 반도체소자 및 그 제조방법에 관한것이다. 일반적으로 소자와 소자를 격리시키기 위하여 형성하는 소자분리막은 LOCOS 공정을 이용하였다. 즉, 반도체기판 상부에 국부적으로 질화막패턴을 형성하고, 노출된 반도체기판에 산화막을 형성한 다음, 상기 질화막 패턴을 식각하여 반도체기판이 노출된 액티브지역을 형성하고, 노출된 반도체기판에 트랜지스터를 형성하였다. 종래의 기술로 소자분리막을 형성하고, 트랜지스터를 형성하는 단계를 폴디드 비트라인 구조의 디램에 적용된 것을 제1도 내지 제2도를 참조하여 설명하기로 한다. 제1도는 반도체기판 상부에 액티브지역(10), 워드라인(20), 비트라인콘택(70), 저장전극 콘택(60)이 형성되는 지역을 각각 도시한 레아웃도로서, 폴디드 비트라인 구조는 두개의 트랜지스터가 비트라인 콘택(70)을 중심하여 액티브 지역(10)에서 대칭으로 형성된다. 제2도는 제1도의 A-A를 따라 절단한 도면으로서, 제조과정은 다음과 같다. 반도체기판(1)상부에 LOCOS공정으로 예정된 액티브지역에는 산화막이 성장하지 않는 물질 예를들어 질화막 패턴을 형성하고, 열산화 고정으로 산화막을 노출된 반도체기판(1)에 성장시켜 소자분리막(2)을 형성하고, 게이트 산화막(3)과 워드라인용 도전층을 증착하고, 워드라인 마스크를 이용한 식각공정으로 일정부분의 워드라인용 도전층을 식각하여 예정된 지역을 지나가는 워드라인(4)을 형성한 다음, 불순물을 이온주입하여 액티브지역에 소오스/드레인용 접합영역(5', 5)을 형성한 단면도이다. 여기서, 상기 접합영역(5')은 비트라인 콘택지역이고, 또다른 접합영역(5)은 저장전극 콘택지역이다. 제3도는 소자분리막(2)의 버즈빅이 상기 액티브지역(10)까지 오버랩된 것을 도시한 도면이다. 상기와 같이 종래기술로 형성되는 소자분리막은 액티브지역의 가장자리에 버즈빅이 발생되어 액티브 지역에 형성되는 접합영역의 면적이 줄어 들게 되고, 그로인하여 저장전극의 콘택저항이 증가하게 되고, 접합누설전류 증가로 리플레쉬 시간이 줄어 들게 된다. 또한, 소자분리막의 버즈빅이 있는 부분이 경사를 가지므로 그 상부에 도전층을 증착하고, 워드라인 마스크를 형성하는 포토공정에서 노광되는 광이 난반사되어 워드라인 마스크용 감광막패턴이 심하게 손상되어 이것을 마스크로 하여 워드라인을 형성할 경우 워드라인에 넛칭 현상이 발생된다. 따라서, 본 발명은 상기한 문제점을 해결하기 위하여 액티브지역을 국부적인 섬 형태로 형성하지 않고, 비트라인과 같이 길게 연장시켜 형성하고, 종래의 소자분리막이 형성되는 위치의 반도체 기판에는 기판과 동일한 고농도 불순믈 확산 영역을 형성하여 소자분리 기능을 하도록 하는 반도체소자 및 그 제조방법을 제공하는데 그 목적이 있다. 상기한 목적을 달성하기 위한 본 발명의 반도체소자는 반도체 기판상에 소자분리막이 일측방향으로 길게 연장되어 형성되고, 상기 소자분리막의 양측에는 길게 연장되어 반도체 기판이 노출되는 액티브지역이 구비되고, 상기 소자분리막과 액티브지역상부에 걸쳐 수직 방향으로 워드라인 형성되고, 상기 액티브지역에서 예정된 갯수의 트랜지스터가 동작하도록 된 단위와 이웃하는 단위 사이에 전기적으로 격리시키기 위하여 기판과 동일한 타입의 고농도 확산영역이 구비된다. 상기한 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 반도체기판에 일측으로 길게 연장된 소자분리막을 형성하여 액티브지역과 분리하는 단계와, 노출된 반도체기판 상에 게이트산화막을 형성하고, 전체구조 상부에 예정된 간격으로 이격된 워드라인을 형성하는 단계와, 기판과 다른 타입의 불순물을 기판으로 이온주입하여 액티브지역에 소오스/드레인용 접합영역을 형성하는 단계와, 상기 액티브지역에서 소자분리기능을 얻기위하여 상부 도전층이 콘택되지 않는 접합영역에 기판과 동일한 타입의 고농도 불수물을 주입하여 고농도 확산 영역을 형성하는 단계를 포함한다. 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제4도 및 제5도는 본 발명에 의해 폴디드 비트라인의 구조를 갖는 디램에 소자분리막과 트랜지스터를 제조하는 과정을 도시한 도면이다. 제4도는 본 발명에 의해 반도체 기판상에 가로방향으로 액티브지역(30)이 길게 연장되어 형성되고, (액티브지역(30)의 양측에는 소자분리막이 형성된다) 세로 방향으로 다수의 워드라인(30)이 형성되고, 액티브지역(30)에서 에정된 비트라인 콘택(70)과 저장전극 콘택(60)이 각각 위치하되, 소자분리가 되어야 할 지역에 고농도 불순물 확산영역을 형성하기 위해 임플란트 지역(40)이 배열됨을 도시한다. 여기서, 비트라인 콘택(70)과 저장전극 콘택(60)의 위치는 종래와 동일하며, 단지 임플란트 지역(40)만이 추가된 것이다. 제5도는 제4도의 B-B를 따라 절단한 단면도로서, 반도체기판(1)에 LOCOS 공정으로 제4도에 도시된 바와 같이 예정된 액티브지역에는 산화막이 성장하지 않은 물질 예를들어 질화막 패턴(도시안됨)을 길게 연장시켜 형성하고, 열산화 공정으로 산화막을 노출된 반도체기판(1)에 성장시켜 소자분리막(도시안됨)을 형성하고, 상기 액티브지역의 물질을 제거하여 반도체기판(1)을 노출시키고, 게이트산화막(3)과 워드라인용 도전층을 증착하고, 워드라인 마스크를 이용한 식각공정으로 일정부분의 워드라인용 도전층을 식각하여 워드라인(4)을 형성한다음, 불순물을 이온주입하여 액티브지역에 소오스/드레인용 접합영역(5',5)을 형성한후, 제4도의 임플란트 지역(40)에 기판(1)과 동일 타입의 불순물을 주입하여 고농도 확산영역(7)을 형성한 단면도이다. 상기 고농도 확산영역(7)은 종래의 소자분리 막의 역활을 하게 된다. 제6도는 본 발명에 의해 오픈 비트라인의 구조를 갖는 디램에 소자분리막과 트랜지스터를 제조하는과정을 도시한 도면으로서, 반도체 기판상에 가로방향으로 액티브지역(30)이 길게 연장되어 형성되고, 세로방향으로 다수의 워드라인(20)이 형성되고, 액티브지역(30)에서 에정된 비트라인콘택(70)과 저장전극 콘택(60)이 각각 위치하되, 소자분리가 되어야할 지역에 고농도 불순물 확산영역을 형성하기 위해 세로방향으로 길게 연장되어 임플란트 지역(45)이 위치함을 도시한다. 상기한 본 발명에 의하면, 액티브지역을 예를들어 가로방향으로 길게 연장되도록 형성한다음, 액티브지역내에 소자분리막 기능을 하도록 기판과 동일한 타입의 고농도 확산영역을 형성함으로 인하여 버즈빅에 의해 소오스/드레인 접합영역이 작아지는 것을 방지 하고, 소자분리막의 단자로 인하여 포토공정시 난반사가 발생되는 것을 방지하고, 리플레쉬 시간이 늘어나고 최종적으로 워드라인에 넛칭 현상이 발생하는 것을 방지 할 수 있다.

Claims (6)

1. 반도체소자에 있어서, 반도체 기판상에 소자분리막이 일측방향으로 길게 연장되어 형성되고, 상기 소자분리막의 양측에는 길게 연장되어 반도체 기판이 노출되는 액티브지역이 구비되고, 상기 소자분리막과 액티브지역상부에 걸쳐 수직방향으로 워드라인이 형성되고, 상기 액티브지역에서 다수의 트랜지스터가 형성되되, 예정된 트랜지스터와 이웃하는 트랜지스터가 전기적으로 격리되어야 할 위치에는 기판과 동일한 타입의 고농도 확산영역이 구비되는 것을 특징으로 하는 반도체소자.
2. 제1항에 있어서, 상기 구조가 폴디드 비트라인 구조의 디램에 적용된 것을 특징으로 하는 반도체소자.
3. 제1항에 있어서, 상기 구조가 오픈 비트라인 구조의 디램에 적용된 것을 특징으로 하는 반도체소자.
4. 반도체소자 제조방법에 있어서, 반도체기판에 일측으로 길게 연장된 소자분리막을 형성하여 액티브지역과 분리하는 단계와, 노출된 반도체기판 상에 게이트산화박을 형성하고, 전체구조 상부에 예정된 가격으로 이격된 워드라인을 형성하는 단게와, 기판과 다른 타입의 불순물을 기판으로 이온주입하여 액티브지역에 소오스/드레인용 접합영역을 형성하는 단계와, 액트브지역 내에서 소자분리기능을 얻기위하여 상부 도전층이 콘택되지 않는 접합영역에 기판과 동일한 타입의 고농도 불순물을 주입하여 고농도 확상영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
5. 제4항에 있어서, 상기 소자분리막은 LOCOS공정으로 형성하는 것을 특징으로 하는 반도체소자 제조 방법.
6. 제4항에 있어서, 상기 접합영역을 공통 비트라인 콘택지역과, 비트라인 콘택 지역을 중심으로 양측에 각각 저장전극 콘택지역으로 구비하는 것을 특징으로 하는반도체소자 제조 방법.