KR940003595B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR940003595B1
KR940003595B1 KR1019910014811A KR910014811A KR940003595B1 KR 940003595 B1 KR940003595 B1 KR 940003595B1 KR 1019910014811 A KR1019910014811 A KR 1019910014811A KR 910014811 A KR910014811 A KR 910014811A KR 940003595 B1 KR940003595 B1 KR 940003595B1
Authority
KR
South Korea
Prior art keywords
forming
high temperature
temperature oxide
oxide film
semiconductor device
Prior art date
Application number
KR1019910014811A
Other languages
English (en)
Other versions
KR930005215A (ko
Inventor
박영우
최영제
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910014811A priority Critical patent/KR940003595B1/ko
Publication of KR930005215A publication Critical patent/KR930005215A/ko
Application granted granted Critical
Publication of KR940003595B1 publication Critical patent/KR940003595B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1a도 내지 제1f도는 종래 DRAM의 제조방법을 공정순서에 따라 나타낸 도면.
제2a도 내지 제2f도는 본 발명에 따른 DRAM의 제조방법을 공정순서에 따라 나타낸 도면.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 DRAM의 제조방법에 관한 것이다.
종래의 16M DRAM의 셀트랜지스터는 리프레쉬 특성의 개선을 위해 스페이서(Spacer)가 없는 n-(소오스-드레인) 어레이의 구조로 되어 있는데 이는 셀트랜지스터에 스페이서를 형성할 경우 스페이서 식각시의 손상으로 인하여 리프레쉬 특성이 나빠지는 것에 대한 대책이었다.
제1a도 내지 제1f도에 상기 종래의 스페이서가 없는 n-(소오스/트레인) 어레이 구조로 된 셀부분과 LDD(Lightly Doped Drain) 주변부로 이루어진 DRAM의 제조공정을 나타내었다.
반도체기판(1)상에 소자분리영역과 액티브영역을 형성한 후 게이트전극(4)을 형성하고 n형 불순물을 가볍게(lightly) 이온주입하여 n-의 소오스/드레인(5) 영역을 형성한다(제1a도). 여기에서 미설명부호 2와 3은 각각 필드산화막의 게이트산화막을 나타낸다.
이어서 주변부의 트랜지스터의 스페이스 형성을 위해 고온산화막(High Temperature Oxide)(6)을 형성한 후(제1b도), 셀부분은 포토레지스트마스크(7)를 이용하여 블로킹(Blocking)하여 주변부만 스페이서 식각을 실시하여 스페이서(6')를 형성한 후 n형 불순물을 무겁게(heavily) 이온주입하여 n+의 소오스/드레인 영역(8)을 형성하여 LDD 구조를 만든다(제1c도).
이어서 셀부분을 블로킹하고 있는 포토레지스트마스크를 제거한 다음 매몰콘택(Buried Contact) 형성을 위해 고온산화막(9)을 형성한 후 콘택홀을 만들고(제1d도), 스토리지전극(10), 절연충(11), 플레이트전극(12)을 차례로 형성하여 셀부분에 커패시터를 형성한다(제1e도).
이어서 평탄화충(13)을 형성하고 비트선접속을 위한 콘택홀을 만든 다음 상기 콘택홀이 형성된 반도체기판 전면에 비트선(14)을 형성함으로써 DRAM을 완성한다(제1f도).
상기와 같은 종래의 방법에서는 주변부의 LDD 구조의 트랜지스터를 형성하기 위하여 스페이서를 만들기 위한 고온산화막(6)을 침적한 후 셀부는 마스크로 블로킹하고 주변부만 스페이서식각을 실시함에 따라 스페이서가 형성되지 않는 셀부와 스페이서가 형성되는 주변부와는 스페이서를 만들기 위해 침적하는 고온산화막(6)의 두께만큼 단차가 생기게 되며 이 셀부와 주변부의 단차는 셀부에 커패시터를 형성한 후 더욱 커지게 되어 스텝커버리지(Step coverage)가 나빠지므로 후속공정인 비트선접속을 위한 콘택홀형성공정 및 비트선형성공정이 어려워지는 문제가 있다.
본 발명의 목적은 DRAM의 셀어레이 부분과 주변부와의 단차를 줄일 수 있는 반도체장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명의 방법은 소오스/드레인영역이 제2도전형으로 가볍게 도우프된 셀부와 소오스/드레인영역이 LDD 구조로 된 주변부로 이루어진 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판상에 소자분리영역과 액티브영역을 형성한 후 게이트전극을 형성하고 제2도전형의 불순물을 가볍게 이온주입하여 소오스/드레인영역을 형성하는 공정과, 상기 반도체기판 전면에 질화막을 형성하는 공정, 상기 질화막상에 제1고온산화막을 형성하는 공정, 상기 반도체기관상의 셀부는 포토레지스트로 블로킹하고 주변부에 형성된 제1고온산화막만을 이방성식각하여 스페이서를 형성한 후 제2도전형의 불순물을 무겁게 주입하여 소오스/드레인영역을 형성하여 LDD 구조를 만드는 공정, 상기 셀부 및 주변부의 제1고온산화막을 습식식각에 의해 모두 제거하는 공정, 상기 노출된 질화막상에 제2고온산화막을 침적한 후 반도체기판의 소정영역에 커패시터를 형성하는 공정, 및 상기 커패시터가 형성된 반도체기판 전면에 평탄화층을 형성하고 비트선접속을 위한 콘택홀을 형성한 후 비트선을 형성하는 공정이 구비되어 있는 것을 특징으로 한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
제2a도 내지 제2f도에 본 발명에 의한 DRAM의 제조공정순서를 나타내었는 바, 이를 설명하면 다음과 같다.
반도체기판(21)상에 소자분리영역과 액티브영역을 형성한 후 게이트전극(24)을 형성하고 n형 불순물을 가볍게(lightly) 이온주입하여 n-의 소오스/드레인(25)영역을 형성한다(제2a도). 여기에서 미설명부호 22와 23은 각각 필드산화막과 게이트산화막을 나타낸다.
이어서 100Å∼1,OOOÅ 두께의 얇은 질화막(26)을 침적하고 주변부의 트랜지스터의 스페이서 형성을 위한 고온산화막(27)을 침적한다(제2b도).
그리고 난 후 셀부는 포토레지스트마스크(29)로 블로킹하고 주변부만 스페이서식각을 실시하여 스페이서(27')를 형성한 후 n형 불순물을 무겁게(heavily) 주입하여 n+의 소오스/드레인영역을 형성하여 LDD 구조로 만든다(제2c도). 이렇게 함으로써 스페이서가 없는 n-(소오스/드레인) 어레이의 셀트랜지스터 및 n+LDD 구조의 주변부 트랜지스터가 완성된다.
이어서 상기 포토레지스트마스크를 제거한 후, BOE(Bufferde Oxied Etchant)를 이용한 습식식각에 의하여 셀부 및 주변부의 고온산화막을 모두 제거한다(제2d도). 이에 따라 셀부와 주변부의 단차는 생기지 않으면서 스페이서 형성을 위한 고온산화막을 침적하기 전에 침적된 질화막(26)에 의해 액티브영역과 필드 영역이 충분히 보호된다.
이어서 매몰콘택형성을 위해 고온산화막(30)을 500Å-3,OOOÅ 침적한 후 매몰콘택을 만들고 나서 스토리 지전극(31), 절연층(32), 플레이트전극(33)을 차례로 형성하여 셀부분에 커패시터를 형성한다(제2e도).
이어서 평탄화층(34)을 형성하고 비트선접속을 위한 콘택홀을 만든 다음 상기 평탄화층(34)상 및 콘택홀에 비트선(35)을 형성함으로써 DRAM을 완성한다(제2f도).
이상 상술한 바와 같이 본 발명에 의하면, DRAM의 셀부분은 스페이서가 없는 n-(소오스/드레인) 어레이로 형성하고 주변부는 LDD 구조로 종래와 같이 형성하면서 셀부와 주변부의 단차를 줄일 수 있음에 따라 셀부와 주변부에 동시에 형성되는 후속의 모든 공정을 용이하게 할 수 있으며, 특히 셀부의 비트선의 스텝커버리지를 개선할 수 있고 주변부의 비트선접속을 위한 콘택홀의 과다식각을 방지할 수 있다.

Claims (6)

  1. 소오스/드레인영역이 제2도전형으로 가볍게 도우프된 셀부와 소오스/드레인영역이 LDD 구조로 된 주변부로 이루어진 반도체장치의 제조방법에 있어서, 제1도전형의 반도체기판상에 소자분리영역과 액티브 영역을 형성한 후 게이트전극을 형성하고 제2도전형의 불순물을 가볍게 이온주입하여 소오스/드레인영역을 형성하는 공정과, 상기 반도체기판 전면에 질화막을 형성하는 공정, 상기 질화막상에 제1고온산화막을 형성하는 공정, 상기 반도체기판상의 셀부는 포토레지스트로 블로킹하고 주변부에 형성된 제1고온산화막만을 이방성식각하여 스페이서를 형성한 후 제2도전형의 불순물을 무겁게 주입하여 소오스/드레인영역을 형성하여 LDD 구조를 만드는 공정, 상기 셀부 및 주변부의 제1고온산화막을 습식식각에 의해 모두 제거하는 공정, 상기 노출된 질화막상에 제2고온산화막을 침적한 후 반도체기판의 소정영역에 커패시터를 형성하는 공정, 및 상기 커패시터가 형성된 반도체기판 전면에 평탄화층을 형성하고 비트선접속을 위한 콘택홀을 형성한 후 비트선을 형성하는 공정이 구비되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1도전형은 p형인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제2도전형은 n형인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 질화막은 100Å-1,000Å의 두께로 얇게 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 상기 제1고온산화막을 제거하기 위한 습식식각은 BOE에 의해 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제2고온산화막은 500Å-3,000Å의 두께로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019910014811A 1991-08-26 1991-08-26 반도체장치의 제조방법 KR940003595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910014811A KR940003595B1 (ko) 1991-08-26 1991-08-26 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910014811A KR940003595B1 (ko) 1991-08-26 1991-08-26 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930005215A KR930005215A (ko) 1993-03-23
KR940003595B1 true KR940003595B1 (ko) 1994-04-25

Family

ID=19319151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910014811A KR940003595B1 (ko) 1991-08-26 1991-08-26 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR940003595B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419749B1 (ko) * 1996-10-22 2004-06-04 주식회사 하이닉스반도체 반도체소자의제조방법

Also Published As

Publication number Publication date
KR930005215A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US5470776A (en) Method for fabricating stacked dynamic random access memory cell
JPH0653412A (ja) 半導体記憶装置およびその製造方法
US5324680A (en) Semiconductor memory device and the fabrication method thereof
KR0119961B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH0821694B2 (ja) 超高集積半導体メモリ装置の製造方法
KR0135067B1 (ko) 반도체 장치의 메모리셀 제조방법 및 구조
US6271064B2 (en) Thin film transistor and method of manufacturing the same
KR960011664B1 (ko) 반도체 장치의 캐패시터 형성방법
KR970000977B1 (ko) 반도체 소자의 캐패시터 제조방법
KR960006718B1 (ko) 반도체 기억장치의 커패시터 및 그 제조방법
KR960005249B1 (ko) 반도체 집적 소자의 디램(dram) 제조방법
KR970000717B1 (ko) 캐패시터 제조방법
KR940003595B1 (ko) 반도체장치의 제조방법
JPH06275635A (ja) 半導体装置の製造方法
KR960006716B1 (ko) 반도체 집적회로 제조 방법
KR970000714B1 (ko) 반도체 기억장치 및 그 제조방법
KR960011665B1 (ko) 반도체 소자용 적층 캐패시터 형성방법
KR0146245B1 (ko) 반도체 소자의 캐패시터 제조방법
KR970011758B1 (ko) 반도체 집적회로의 전도막 형성방법
KR960011663B1 (ko) 이중구조 전극을 갖는 반도체 장치의 캐패시터 형성방법
KR100261148B1 (ko) 디램 셀 스택 커패시터 제조방법
KR100338090B1 (ko) 반도체소자의제조방법
KR920006189B1 (ko) 반도체 기억장치 및 제조방법
KR0136928B1 (ko) 반도체장치 제조방법
KR0172253B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010308

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee