KR940003035B1 - 영상신호처리회로 - Google Patents
영상신호처리회로 Download PDFInfo
- Publication number
- KR940003035B1 KR940003035B1 KR1019910017625A KR910017625A KR940003035B1 KR 940003035 B1 KR940003035 B1 KR 940003035B1 KR 1019910017625 A KR1019910017625 A KR 1019910017625A KR 910017625 A KR910017625 A KR 910017625A KR 940003035 B1 KR940003035 B1 KR 940003035B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- window
- vertical
- synchronization signal
- pulse
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 1실시예에 따른 영상신호처리회로의 블럭구성도.
제2도는 제1도의 실시회로도.
제3도-제6도는 제2도의 각 부의 파형도로서, 제3도는 NTSC모드의 홀수필드를 나타내며, 제4도는 NTSC모드의 짝수필드를 나타내며, 제5도는 PAL모드의 홀수필드를 나타내며, 제6도는 PAL모드의 짝수필드를 나타낸 도면.
제7도는 본 발명에따른 영상신호처리회로의 동작을 나타내는 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 동기신호분리부 2 : 수직동기신호검출부
3 : 윈도우형성부 4 : 홀짝수필드검출부
5 : 수직블랭킹구간검출부
본 발명은 NTSC(National Television System Committee)방식 및 PAL(Phase Alternation Line)방식을 겸용하는 영상신호처리시스템에 관한 것으로, 특히 NTSC방식 및 PAL방식의 영상신호로부터 동기분리 및 홀짝수필드검출을 원칩으로 실행할 수 있도록한 영상신호처리회로에 관한 것이다.
근래, 방송시스템은 국제화시대에 맞추어서 NTSC방식과 PAL방식중 어느 방식이든지 원하는 방식으로 변환이 가능해지게 되었다. 그러나, 이러한 NTSC방식 및 PAL방식을 겸용하는 영상신호처리시스템에서는 하나의 방송방식으로 한정해서 동기신호분리를 행하므로 전체회로가 복잡해지고, 더욱이 홀짝수필드검출을 마이콤으로 처리하므로 정확히 출력을 얻기 어려운 문제점이 있었다.
본 발명은 이와같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 NTSC방식과 PAL방식을 겸용하는 시스템에서 동기신호분리를 원칩으로 실현시킨 영상신호처리회로를 제공하는데 있다.
본 발명의 다른 목적은 NTSC방식과 PAL방식을 겸용하는 시스템에서 홀짝수필드검출을 하드웨어적으로 구동시킨 영상신호처리회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 특징은 NTSC방식 및 PAL방식을 겸용하는 방송시스템의 영상처리회로에 있어서, 입력되는 영상신호를 수평동기신호와 복합동기신호로 분리하기 위한 동기신호분리부와, 상기 복합동기신호를 받아서 그중 수직동기신호만을 검출하기 위한 수직동기신호검출부와, 상기 검출된 수직동기신호와 상기 수평동기신호를 조합해서 NTSC모드와 PAL모드 선택시 서로 다른 폭을 갖는 윈도우펄스를 형성하기 위한 윈도우형성부와, 상기 윈도우펄스와 상기 수직동기신호를 받아서 상기 윈도우펄스구간내에 수직동기신호의 클럭수를 검출하는 홀짝수필드검출부와, 상기 윈도우펄스를 리세트로 사용하여 수평동기신호를 소정의 클럭수 만큼 카운트하는 수직블랭킹구간검출부를 포함하는 영상신호처리회로에 있다.
이하, 본 발명을 첨부도면에 의하여 상세히 설명한다.
제1도는 본 발명의 1실시예에 따른 영상신호처리회로의 블럭구성도로서, 입력되는 영상신호를 수평동기신호와, 복합동기신호로 분리시키는 동기신호분리부(1)와, 복합동기신호 중 수직동기신호만 검출하여 카운트하는 수직동기신호검출부(2)와, 수평동기신호와 수직동기신호를 조합해서 NTSC방식과 PAL방식 선택시 개시점 및 그 폭을 달리하는 윈도우펄스를 형성하는 윈도우형성부(3)와, 윈도우펄스내의 수직동기검출값에 따라 각 방식의 홀짝수필드를 검출하는 홀짝수필드검출부(4)와, 수평동기신호를 일정한 클럭수 만큼 카운트해서 그 카운트값 만큼 수직블랭킹구간을 설정하는 수직블랭킹구간검출부(5)로 구성된다. 미 설명부호 INV는 수직동기신호의 검출을 위해 복합동기신호를 반전시키기 위한 인버터를 나타낸다.
제1도의 실시회로도인 제2도를 참조하여 그 구성을 더욱 상세히 설명하면, 동기신호분리부(1)는 입력되는 영상신호를 수평동기신호와 합성동기신호로 분리하기 위한 것으로 수평동기신호를 뽑아내기 위한 PLL(Phase Locked Loop)회로와 합성동기신호를 뽑아내기 위한 LPF(Low Pass Filter), 클램프회로, 비교기로 구성되는데 이러한 구성은 널리 알려져 있으므로 도면에는 나타내지 않았다. 여기서, 합성동기신호는 수직동기신호를 포함하고 있는 것이다.
수직동기신호검출부(2)는 반전된 복합동기신호가 리세트단자(RST)에 인가되고 반전된 복합동기신호 중 수직동기신호의 하이레벨의 폭보다는 좁고 수직동기신호 이외의 신호의 하이레벨의 폭보다는 넓은 외부클럭이 클럭단자(CLK)에 인가되어 수직동기신호를 카운트하기 위한 카운터(CNT1)와, 카운터(CNT1)의 출력값을 논리합하기 위한 오어게이트(OR1)와, 오어게이트(OR1)의 출력값을 일정 폭으로 넓혀주기 위한 플립플롭(FF1)으로 구성된다.
윈도우형성부(3)는 수직동기신호검출부(2)의 출력신호를 카운트하는 카운터(CNT2)와 카운트된 수직동기신호검출부(2)의 출력신호의 첫번째 클럭신호와 NTSC모드신호를 논리곱하는 앤드게이트(AND1)와 카운트된 수직동기신호검출부(2)의 출력신호의 두번째 클럭신호와 PAL모드신호를 논리곱하는 앤드게이트(AND2)와 2개의 앤드게이트(AND1,AND2)의 출력을 논리합하는 오어게이트(OR2)로 이루어진 윈도우개시설정부(3a)와, 동기신호분리부(1)에서 분리된 수평동기신호를 카운트하는 카운터(CNT3)와 카운트된 수평동기신호의 첫번째 클럭신호와 PAL모드신호를 논리곱하는 앤드게이트(AND3)와 카운트된 수평동기신호의 두번째 클럭신호와 NTSC모드신호를 논리곱하는 앤드게이트(AND4)와 2개의 앤드게이트(AND1,AND2)의 출력을 논리합하는 오어게이트(OR3)로 이루어진 윈도우종료점설정부(3b)와, 윈도우종료점설정부(3b)의 출력신호가 J단자에 인가되고 인버터(INV2)에 의한 수평동기신호의 반전신호가 클럭단자(CLK)에 인가되고 K단자는 접지되며 윈도우개시점설정부(3a)의 출력이 리세트단자(RST)에 인가되어 각 모드에 따른 윈도우펄스를 형성하기 위한 플립플롭(FF2)으로 구성된다.
홀짝수필드검출부(4)는 수직동기검출부(2)의 출력신호가 클럭단자(CLK)에 인가되고 윈도우형성부(3)의 플립플롭(FF2)의 출력단자(Q)에서 나오는 출력신호가 리세트단자(RST)에 인가되어 윈도우내에 수직동기검출부(2)의 출력신호의 클럭개수를 카운트하는 카운터(CNT4)와 카운터(CNT4)의 검출출력값이 3개를 나타내는 신호와 PAL모드신호를 논리곱하는 앤드게이트(AND5)와, 카운터(CNT4)의 검출출력값이 5개를 나타내는 신호와 NTSC모드신호를 논리곱하는 앤드게이트(AND6)와 2개의 앤드게이트(AND5,AND6)의 출력을 논리합하는 오어게이트(OR4)와, 윈도우형성부(3)의 플립플롭(FF2)의 출력단자에서 나오는 출력신호가 클럭단자(CLK)에 인가되고 오어게이트(OR4)의 출력신호가 D단자(D)에 인가되어 홀수필드이면 로우신호를, 짝수필드이면 하이신호를 발생하기 위한 플립플롭(FF3)으로 구성된다.
수직블랭킹구간검출부(5)는 동기신호분리부(1)에 의해 분리된 수평동기신호가 클럭단자(CLK)에 인가되고 윈도우형성부(3)의 플립플롭(FF2)의 출력단자(Q)에서 나오는 출력신호가 리세트단자(RST)에 인가되어 수직동기신호의 클럭개수를 카운트하는 카운터(CNT5)와, 카운트값이 15개를 나타내는 신호와 NTSC모드신호를 논리곱하는 앤드게이트(AND7)와, 카운트값이 17개를 나타내는 신호와 PAL모드신호를 논리곱하는 앤드게이트(AND8)와, 2개의 앤드게이트(AND7,AND8)의 출력을 논리합하는 오어게이트(OR5)와, 오어게이트(OR5)의 출력신호가 J단자에 인가되고 영상신호중 동기신호분리부(1)에 의해 분리된 수평동기신호가 클럭단자(CLK)에 인가되며 플립플롭(FF2)의 출력단자에서 나오는 출력신호가 K단자에 인가되어 수직블랭킹펄스를 발생하는 플립플롭(FF4)으로 구성된다.
여기서, 카운트값을 15개, 17개로 나타낸 것은 수직블랭킹구간이 통상 NTSC모드의 경우 전등화신호로부터 21H까지이고 PAL모드의 경우 전등화신호로부터 22H까지이기 때문에 설명을 용이하게 하기 위해 임의로 설정하였다. 이 수직블랭킹구간은 나라마다 다소 다를 수 있음은 물론이다.
제3도-제6도는 제2도의 각 부의 파형도이며, 제7도는 본 발명에 따른 영상신호처리회로의 동작을 나타내는 플로우챠트이다. 이 도면을 참조하여 본 발명의 동작을 설명하면 입력되는 영상신호는 동기신호분리부(1)를 거치면서 제3도-제6a도와 같은 수평동기신호와 제3도-제6b도와 같은 합성동기신호로 분리되게 된다. 제3b도는 NTSC모드의 홀스필드신호를 나타내며, 제4b도는 NTSC모드의 짝수필드신호, 제5b도는 PAL모드의 홀수필드, 제6b도는 PAL모드의 짝수필드를 각각 나타낸다. 합성동기신호는 전등화신호("가"부분), 수직동기신호("나"부분), 후등화신호("다"부분) 및 수평동기신호로 이루어지며, 도면에서 알 수 있는 바와같이 홀수필드에 따라 수평동기신호와 합성동기신호는 0.5H의 차이가 있다.
합성동기신호에서 수직동기신호를 분리하기 위해서 인버터(INV1)로 합성동기신호를 반전시키는데(제3도-제6c도 파형), 이는 수직동기신호("나"부분)의 로우구간이 다른 신호에 비해서 펄스폭이 넓기 때문에 이를 이용하기 위함이다. 반전된 합성동기신호를 카운터(CNT1)의 리세트(RST)단자에 인가하고 반전된 수직동기신호의 하이구간에서만 카운트시킬 수 있는 외부클럭을 카운터(CNT1)의 클럭단자(CLK)에 인가하여 수직동기신호의 하이신호를 카운트하게 된다. 이때 카운트되는 것은 수직동기신호 뿐이며, 카운트된 수직동기신호는 오어게이트(OR1)를 거치면서 제3도-제6d도와 같은 파형이 된다.
도면에서 알 수 있는 바와같이 NTSC모드의 경우는 6개의 하이펄스가, PAL모드의 경우는 5개의 하이펄스가 형성되게 된다. 오어게이트(OR1)를 거친 수직동기신호는 사용가능한 클럭으로 만들기 위해 플립플롭(FF1)에 인가되어 하이펄스의 폭이 제3도-제6e도와 같이 소정의 넓이로 넓혀지게 된다(S1). 윈도우형성부(3)에서 NTSC모드를 선택하게 되면, 윈도우개시점설정부(3a)에서 첫번째 수직동기신호를 검출한뒤(S2) 윈도우종료점설정부(3b)에 의해 2개의 수평동기신호의 클럭을 카운트해서 윈도우를 씌우게 되는데(S3), 이에 따라 수직동기신호가 분리되게 된다. 즉, 제3f도와 같이 하이상태로 오다가 첫번째 수직동기신호를 검출한 후 2개의 수평동기신호의 클럭동안 로우상태로 되며 그후 다시 하이상태로 되게 된다. 이에 따라, NTSC모드시에는 윈도우파형이 홀수필드의 경우 2.5H동안 로우상태가 되게 된다. 제4f도는 NTSC모드의 짝수필드의 경우를 나타낸 것으로 윈도우파형이 2H동안 로우상태가 되게 된다.
한편, 윈도우형성부(3)에서 PAL모드를 선택하게 되면 윈도우개시점설정부(3a)에서 두번째 수직동기신호를 검출한 뒤(S2) 윈도우종료점설정부(3b)에 의해 1개의 수평동기신호의 클럭을 카운트해서 윈도우를 씌우게 된다(S3). 즉, 제5f도와 같이 하이상태로 오다가 두번째 수직동기신호를 검출한 후 1개의 수평동기신호의 클럭동안 로우상태로 되며 그후 다시 하이상태로 되게 된다. 이에 따라, PAL모드시에는 윈도우파형이 홀수필드의 경우 1.5H동안 로우상태가 되게 된다. 제6f도는 PAL모드의 짝수필드의 경우를 나타낸 것으로 윈도우파형이 1H동안 로우상태가 되게 된다.
여기서, NTSC모드 및 PAL모드의 수직동기신호의 분리의 폭이 도시한 바와같이 홀수필드와 짝수필드에서 다른 것은 수직동기신호를 검출한 뒤 수평동기신호의 포지티브에지를 카운트하였기 때문이며 이에 따라 수평동기신호와 합성동기신호간의 홀수필드와 짝수필드의 차이에 의해 0.5H의 차이가 나게된 것이다. 이것을 이용해서 홀짝수필드검출부(4)에서는 홀수필드와 짝수필드를 검출하게 된다. 즉, 윈도우파형을 이용하여 수직동기신호의 검출값을 카운터(CNT4)로 카운트해서 홀수 및 짝수필드를 검출한다(S4)-(S6). 우선, NTSC모드시 홀수필드의 경우는 제3e,f도에 도시한 바와같이 윈도우파형의 로우레벨내에 수직동기신호의 검출값이 5개가 되며 이에 따라 카운터(CNT4)의 출력이 앤드게이트(AND6)와 오어게이트(OR4)를 거쳐 플립플롭(FF3)에 인가되어 하이상태의 출력을 내보내게 된다. NTSC모드시 짝수필드의 경우는 제4e,f도에 도시한 바와같이 윈도우파형의 로우레벨내에 수직동기신호의 검출값이 4개가 되며 이에 따라 플립플롭(FF3)에서 로우상태의 출력을 내보내게 된다.
한편, PAL모드시의 홀수필드의 경우는 제5e,f도에 도시한 바와같이 윈도우파형의 로우레벨내에 수직동기신호의 검출값이 3개가 되며 이에 따라 카운터(CNT4)의 출력이 앤드게이트(AND5)와 오어게이트(OR4)를 거쳐 플립플롭(FF3)에 인가되어 하이상태의 출력을 내보내게 되며, PAL모드시의 짝수필드의 경우는 제6e,f도에 도시한 바와같이 윈도우파형의 로우레벨내에 수직동기신호의 검출값이 2개가 되며 이에 따라 플립플롭(FF3)에서 로우상태의 출력을 내보내게 된다.
수직블랭킹구간검출부(5)에서는 영상신호중에서 화면이 나타나지 않는 구간을 검출하는데, 본 발명에서는 상술한 바와같이 NTSC모드의 경우 전등화신호로부터 21H까지의 수직블랭킹구간을 가지며 PAL모드의 경우 전등화신호로부터 22H까지 수직블랭킹구간을 가진 경우를 예로 들었다(S)(S8). NTSC모드의 홀수필드경우는 윈도우형성부(3)의 카운터(CNT5)에서 윈도우파형(제3f도)이 리세트단자(RST)에 인가되어 수평기신호를 카운트하게 되는데, 윈도우파형의 로우레벨이 끝나는 점은 수직블랭킹구간중 6H가 지난 상태이므로 21H가 되기 위해서는 15H값을 카운트하면 된다. 15H를 카운트한 후 앤드게이트(AND7), 오어게이트(OR5), 플립플립(FF4)를 거쳐 수직블랭킹펄스를 발생시키게 된다. NTSC 모드의 짝수필드의 경우는 윈도우파형(제4f도)의 로우레벨이 끝나는 시점이 수직블랭구간중 5.5H가 지난 상태이므로 15H값을 더 카운트하면 된다. 여기서, 짝수필드의 경우 총 20.5H가 되는 것은 주사시점이 화면의 중심부터 시작되기 때문이다.
한편, PAL모드의 홀수필드의 경우는 윈도우형성부(3)의 카운터(CNT5)에서 윈도우파형(제5f도)이 리세트단자(RST)에 인가되어 수평동기신호를 카운트하게 되는데, 윈도우파형이 로우레벨이 끝나는 점은 수직블랭킹구간중 5H가 지난 상태이므로 22H가 되기 위해서는 17H값을 카운트하면 된다. 17H를 카운트한후 앤드게이트(AND8), 오어게이트(OR5), 플립플롭(FF4)을 거쳐 수직블랭킹펄스를 발생시키게 된다. PAL모드의 짝수필드의 경우는 윈도우파형(제6f도)의 로우레벨이 끝나는 시점이 수직블랭킹구간중 4.5H가 지난 상태이므로 17H값을 더 카운트하면 된다. 여기서도 마찬가지로 총 21.5H가 되는 것은 주사시점이 화면의 중심부터 시작되기 때문이다.
이상 설명한 바와같이, 본 발명에 따르면 NTSC방식 및 PAL방식의 영상신호로부터 분리된 합성동기신호와 수평동기신호로부터 홀수 및 짝수필드를 검출할 수 있으며, 또한 수직동기신호를 분리할 수가 있다.
더욱이, 수직블랭킹구간을 간단하게 형성시켜 줄 수 있게 된다. 동기신호분리를 원칩으로 실현하였으며, 또한 홀수 및 짝수필득을 하드웨어적으로 간단하게 구현할 수 있으므로 디지탈스틸, 슬로우, 스트로보, 줌, PIP등의 기능을 수행하는 영상처리장치에 적용해서 산업상 이용도가 매우 높으리라 기대된다. 동기신호의 측면에서 볼때 현재 NTSC, PAL의 두 종류만 있으므로 전 방송방식의 동기신호분리가 가능하게 된다.
Claims (7)
- NTSC방식 및 PAL방식을 겸용하는 방송시스템의 영상처리회로에 있어서, 입력되는 영상신호를 수평동기신호와 복합동기신호로 분리하기 위한 동기신호분리부와, 상기 복합동기신호를 받아서 그중 수직동기신호만을 검출하기 위한 수직동기신호검출부와, 상기 검출된 수직동기신호와 상기 수평동기신호를 조합해서 NTSC모드와 PAL모드 선택시 서로 다른 폭을 갖는 윈도우펄스를 형성하기 위한 윈도우형성부와, 상기 윈도우펄스와 상기 수직동기신호를 받아서 상기 윈도우펄스 구간내에 수직동기신호의 클럭수를 검출하는 홀짝수필드검출부와, 상기 윈도우펄스를 리세트로 사용하여 수직동기신호를 소정의 클럭수 만큼 카운트하는 수직블랭킹구간검출부를 포함하는 것을 특징으로 하는 영상신호처리회로.
- 제1항에 있어서, 상기 수직동기신호검출부는 합성동기신호를 반전시키는 인버터와, 상기 반전된 합성동기신호중 가장 긴 하이레벨펄스를 갖는 수직동기신호를 카운트하는 제1카운터와, 상기 카운트된 신호를 논리합하는 게이트와, 상기 논리합된 신호를 일정폭을 갖는 펄스로 만들기 위한 제1플립플롭으로 이루어진 것을 특징으로 하는 영상신호처리회로.
- 제1항에 있어서, 상기 윈도우형성부는 NTSC모드시 수직동기신호의 첫번째 클럭부터 윈도우가 개시되고 PAL모드시 수직동기신호의 두번째 클럭부터 윈도우가 개시되는 윈도우개시점설정부와, NTSC모드시 2개의 수평동기신호 클럭구간으로 종료되고 PAL모드시 1개의 수평동기신호 클럭구간으로 종료되는 윈도우종료점설정부와,상기 개시점과 상기 종료점을 받아서 윈도우펄스를 만들기 위한 제2플립플롭으로 이루어진 것을 특징으로 하는 영상신호처리회로.
- 제3항에 있어서, 상기 윈도우개시점설정부는 수직동기신호를 카운트하는 제2카운터와, 상기 카운트값이 소정의 값인지를 감지하기 위한 제1논리게이트부로 이루어진 것을 특징으로 하는 영상신호처리회로.
- 제3항에 있어서, 상기 윈도우종료점설정부는 수평동기신호를 카운트하는 제3카운터와, 상기 카운트값이 소정의 값인지를 감지하기 위한 제2논리게이트부로 이루어진 것을 특징으로 하는 영상신호처리회로.
- 제1항에 있어서, 상기 홀짝수필드검출부는 윈도우개시점부터 수직동기신호를 카운트하는 제4카운터와, 상기 카운트값이 소정의 값인지 아닌지를 감지하는 제2논리게이트부와, 상기 감지된 신호에 따라 홀수필드 또는 짝수필드를 나타내는 펄스를 발생하는 제3플립플롭으로 이루어진 것을 특징으로 하는 영상신호처리회로.
- 제1항에 있어서, 상기 수직블랭킹구간검출부는 상기 윈도우펄스의 종료점에서부터 수평동기신호를 카운트하는 제5카운터와, 상기 카운트값이 소정의 값인지 아닌지를 감지하는 제3논리게이트부와, 상기 감지된 신호에 따라 원하는 수직블랭킹펄스를 만들기 위한 제4플립플롭으로 이루어진 것을 특징으로 하는 영상신호처리회로.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910017625A KR940003035B1 (ko) | 1991-10-08 | 1991-10-08 | 영상신호처리회로 |
GB9218691A GB2260460B (en) | 1991-10-08 | 1992-09-03 | Video signal processing circuit |
DE4232461A DE4232461A1 (de) | 1991-10-08 | 1992-09-28 | Einrichtung zur verarbeitung von videosignalen |
US07/956,338 US5309236A (en) | 1991-10-08 | 1992-10-05 | Video signal processing circuit of a broadcasting system |
JP4270200A JP2651090B2 (ja) | 1991-10-08 | 1992-10-08 | 映像信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910017625A KR940003035B1 (ko) | 1991-10-08 | 1991-10-08 | 영상신호처리회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930009441A KR930009441A (ko) | 1993-05-22 |
KR940003035B1 true KR940003035B1 (ko) | 1994-04-11 |
Family
ID=19320933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910017625A KR940003035B1 (ko) | 1991-10-08 | 1991-10-08 | 영상신호처리회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5309236A (ko) |
JP (1) | JP2651090B2 (ko) |
KR (1) | KR940003035B1 (ko) |
DE (1) | DE4232461A1 (ko) |
GB (1) | GB2260460B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2593427B2 (ja) * | 1992-10-14 | 1997-03-26 | 株式会社ハドソン | 画像処理装置 |
KR0161400B1 (ko) * | 1995-03-20 | 1999-01-15 | 이대원 | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 |
EP0737004A1 (en) * | 1995-04-05 | 1996-10-09 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
US5999222A (en) * | 1997-09-04 | 1999-12-07 | Hughes-Jvc Technology Corporation | Digital vertical sync separator |
JPH11355603A (ja) * | 1998-06-09 | 1999-12-24 | Fuji Film Microdevices Co Ltd | 水平同期検出回路 |
JP3702783B2 (ja) * | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | ビデオ信号処理装置 |
KR100829105B1 (ko) | 2005-08-10 | 2008-05-16 | 삼성전자주식회사 | 영상신호 처리방법 및 영상신호 처리장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56165469A (en) * | 1980-05-23 | 1981-12-19 | Sony Corp | Detecting method of vertical synchronous signal |
JPS5888990A (ja) * | 1981-11-20 | 1983-05-27 | Matsushita Electric Ind Co Ltd | Pal同期信号の偶奇フイ−ルド判別回路 |
JPS62245870A (ja) * | 1986-04-18 | 1987-10-27 | Nec Corp | フイ−ルド判別方式 |
DE3783458D1 (de) * | 1987-10-02 | 1993-02-18 | Itt Ind Gmbh Deutsche | Digitale erzeugung von vertikalsynchron- und halbbild-identifikationssignalen. |
JPH0828856B2 (ja) * | 1989-05-08 | 1996-03-21 | パイオニア株式会社 | 異方式ビデオディスク両用プレーヤ |
US5025496A (en) * | 1990-05-07 | 1991-06-18 | Rca Licensing Corporation | Odd/even field detector for video signals |
KR930010360B1 (ko) * | 1990-10-31 | 1993-10-16 | 삼성전자 주식회사 | 동기신호복원회로 |
US5189515A (en) * | 1991-02-04 | 1993-02-23 | Industrial Technology Research Institute | Television synchronization signal separator |
-
1991
- 1991-10-08 KR KR1019910017625A patent/KR940003035B1/ko not_active IP Right Cessation
-
1992
- 1992-09-03 GB GB9218691A patent/GB2260460B/en not_active Expired - Fee Related
- 1992-09-28 DE DE4232461A patent/DE4232461A1/de not_active Withdrawn
- 1992-10-05 US US07/956,338 patent/US5309236A/en not_active Expired - Lifetime
- 1992-10-08 JP JP4270200A patent/JP2651090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5309236A (en) | 1994-05-03 |
GB2260460A (en) | 1993-04-14 |
KR930009441A (ko) | 1993-05-22 |
GB2260460B (en) | 1995-06-28 |
JP2651090B2 (ja) | 1997-09-10 |
DE4232461A1 (de) | 1993-04-15 |
GB9218691D0 (en) | 1992-10-21 |
JPH05219405A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2655159B2 (ja) | ピクチヤーインピクチヤーのビデオ信号発生回路 | |
CN1040604C (zh) | 视频信号的奇数/偶数场检测器 | |
KR940003035B1 (ko) | 영상신호처리회로 | |
EP0176993B1 (en) | Reference signal reproduction apparatus | |
EP0484521A1 (en) | Method and apparatus for synchronization in a digital composite video system | |
US7321397B2 (en) | Composite color frame identifier system and method | |
JPS6174464A (ja) | 垂直同期信号作成回路 | |
JP3871901B2 (ja) | 映像表示装置 | |
KR960003443B1 (ko) | 문자 표시 장치 | |
JP2714221B2 (ja) | テレビジョン方式判別装置 | |
KR0170940B1 (ko) | 피디피 티브이에서의 수평포지션 설정장치 | |
KR0126776B1 (ko) | 영상장치의 동기신호 발생기 | |
JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
KR950011527B1 (ko) | 동기신호의 홀/짝수필드검출회로 및 그 방법 | |
KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
KR100282941B1 (ko) | 수직동기신호 지연장치 | |
JPS5930371A (ja) | 同期信号処理回路 | |
SU1172074A1 (ru) | Синхрогенератор | |
SU1149434A1 (ru) | Устройство синхронизации видеомагнитофона | |
KR930009182B1 (ko) | 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템 | |
CA2060360A1 (en) | Synchronizer and synchronizing method | |
KR970024892A (ko) | CRT(cathode ray tube) 영상 촬영용 동기 발생장치 및 방법 | |
JP2604420B2 (ja) | 同期分離回路 | |
JPH02131095A (ja) | Pal信号のsch位相検出装置 | |
JPH04120879A (ja) | ビデオ信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040330 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |