JPS6174464A

JPS6174464A - 垂直同期信号作成回路

Info

Publication number: JPS6174464A
Application number: JP19751284A
Authority: JP
Inventors: Takeshi Arai; 武新井; Masami Ebara; 江原　正己; Hiroyuki Ueyama; 植山　浩行
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-09-20
Filing date: 1984-09-20
Publication date: 1986-04-16
Anticipated expiration: 2009-04-13
Also published as: JPH0628382B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）Ｍ業上の利用分野本発明はテレビ受像機等の画像表示装置や画像ファイル
ンステム等の画像処理装置に使用される垂直同期信号作
成回路に関する。

（ロ）従来の技術序述の如き画像処理装置等に於いて、正確且つ安定した
内部垂直同期信号を作成する方法には、例えば特公昭５
９−１５５９５号公報に示されるように、水平周波数の
整数倍の周波数信号を垂直周波数まで分周して得る方法
が従来から賞用才れている。

しかしながら、このような方法は、特に前述の画像ファ
イルシステムや画像走査速度変換装置等のように、種々
の画像信号−例えば、テレビ受像機、特殊再生ＶＴＲ，
或いは、フンピユータ等からの画像信号−を扱う場合に
は適切なものではない。なぜなら、上記の各画像信号で
は水平、垂直同期信号の周波数やその両同期信号間の位
相関係が一定していないため、固定分周による方法では
所望の垂直周波数まで分周できなかったり、上記分周出
力によって開閉されるゲートを介して入力される外部垂
直同期信号を正確に取り込むことができない場合がある
からである。

そこで、この方法に代わる簡単な方法として、外部垂直
同期信号を一定位相の基準信号のタイミングで取り込み
、これによって得た信号を内部垂直同期信号とすること
が考えられる。しかし、このように単に一定位相の基４
！！侶号のタイミングで取り込んで同期化する方法では
、外部垂直同期信号の前縁が基準信号のタイミングに非
常に近い位置にあると、上記垂直同期信号の前縁部の位
相的揺らぎに対して、得られた内部垂直同期信号に前記
基準信号の１周期幅の位相変動が生しる。このような現
象は、特に２：１インクレ一ス方式のテレビンヨン複合
映像信号から分離された外部垂直同期信号が入力される
場合に顕著である。なぜなら、上記の如き外部垂直同期
信号では、前記複合映像言置中の垂直同期信号部の直前
の信号波形が奇数フィールドと偶数フィールドとで異な
ることや、映像信号部が同期信号レベルまでシフトして
いる所謂ビデオ・イン・ンンクが生じることによって、
前述の如き前縁部の“揺らぎ”が非常に発生しやすいか
らである。従って、この方法は、安定した内部垂直同期
信号を必要とする前述の如き画像処理装置に採用できな
かった。

（ハ）発明が解決しようとする問題点本発明では、垂直周波数自体、或いは水平同期信号との
位相関係が異なる種々の外部垂直同期信号に対応でき、
しかも、上記垂直同期信号の位相揺らぎに対して、安定
且つ正確な内部垂直同期信号を作成できる垂直同期信号
作成回路を提供することを課題としている。

（ニ）問題点を解決するための手段本発明では互いに位相の異なる第１第２基４侶号の発生
手段と、この第１第２基準信号と外部垂直同期信号との
位相差を検出する手段と、その検出された位相差の犬な
る方の基準信号のタイミングで上記垂直同期信号を取り
込んで内部垂直同期信号として導出する手段とを構成要
件としている。

（ホ）作用上記の構成に依れば、外部垂直同期信号がその前縁部か
ら常に光分離れたタイミングの基準信号によって同期化
されるので、上記前縁部の位相揺らぎの影響が除去され
る。

（へ〉　実施例第１図は本発明の垂直同期信号作成回路の一実施例を示
している。同図に於いて、（１）は外部垂直同期イｇ号
（以下、外部Ｖ信号と謂う〉の入力端子、（２）はその
Ｖ信号に対する１７２分周回路、く３）はその分周出力
信号と上記ｖ信号とを入力とするアンドゲート、（４）
はその出力信号を後述する内部水平同期パルス（以下、
内部Ｈパルスと謂う）のタイミングで取り込むＤフリッ
プ・フロップ等からなる第１同期化回路である６（５）
はこの第１同期化回路と同一構成を可とし、その出力信
号を他の内部Ｈパルスによって取り込む第２同期化回路
、（６）はその出力信号の１周期内の内部Ｈパルス数の
カウントを行なう第１カウンタ、く７）はそのカウント
結果がプリセットされると共に、上記第２同期化回路（
５）の出力信号でリセツトされる第２カウンタ、（８）
は内部垂直同期信号が導出される出力端子である。

また、（９）は標準の垂直層波数ｆ、の整数倍即ちｎ　
ｒＩ（（ただしｎ−１）を中心周波数とするｖＣｏ（電
圧制御型発振器〉、り１０）はその出力信号から周波数
がｒＨで位相が互いに異なる二つの基準信号即ち第１第
２内部Ｈパルス及び２ｆ’Ｈのパルスを作成する分周回
路、（１１）はその第１内部Ｈパルスと端子（１２）に
入力される外部Ｈパルスとを位相検波する第１位相検出
回路であり、これらによってＰＬＬ（位相ロックループ
）回路（１３）を構成している。（１４）は前記第１第
２内部Ｈパルスを導入し、その何れか一方をフリップ・
フロップ（１５）の出力に応じて選択するセレクタ回路
、（１６）はその選択きれたＨパルスを第１同期化回路
（４）に向けて出力すると共に、該パルスのパルス幅を
前後に広げた幅広パルスを作成するウィンドウパルス作
成回路、（１７）はその幅広パルスと前記アンドゲート
（３）の出力信号との位相差を検出する第２位相検出回
路であり、この出力によって前記フリップ・フロップ（
１５）が反転されるようになっている。

なお、（１８）は内部Ｈパルスの出力端子である。

斯る実施例の動作を第２図及び第３図の信号波形図を参
照して説明する。今、端子（１）に第２図に示すフィー
ルド周期（ＩＶ）の外ｍＶ傷信号イ）が入力されたとす
ると、１７２分周回路く２）の出力信号は同図（ロ）と
なって、アンドゲートく３）の出カイａ号は同図（ハ）
となる。この信号くハ）は次の第１同期化回路（４）に
於いてウィン１ウパルス作成回路（１６）から出力され
る内部Ｈパルスの前縁タイミングで取り込まれる。従っ
て、今、上記内部Ｈパルスとして、セレクタ回路〈１４
〉に入力される第１第２内ｇｌ（１（パルスく二）くホ
）のうち第２内部Ｈパルス（ホ）が出力されるものとす
ると、前記第１同期化回路（４）の出力信号は同図（へ
〉のようになる。

そして、この出力信号（へ）が第２同期化回路（５）に
於いて前記第１内部Ｈパルス（ニ）の前縁タイミングで
取り込まれるので、その出力信号は同図（ト）のように
なって２ｖ周期即ちフレーム周期の内部垂直同期信号が
得られる。

一方、前記アンドゲート（３）の出力信号（ハ）の立上
りタイミングと、ウィンドウパルス作成回路（１６〉か
らの幅広パルス（ヌ）（第３図）との位相比較が第２位
相検出回路（１７）で行なわれる。ここで第２図と第３
図で同一文字を付したものは、同一信号を示している。

従って、第３図のｔ１時点以前の状態でセレクタ回路（
１４）から第１内部Ｈパルス（ホ）が出力されているも
のとすると、この状態では幅広パルス（ヌ）は図示のＰ
ｉ、Ｐ２のようになり、このパルス（Ｐｌ）（Ｐ２）期
間内に前記信号（ハ）の立上りが存在するか否かが検出
される。すなわち、Ｐ１期間のように該期間内に上記立
上りが存在しない場合は、第２位相検出回路（１７）の
出力（す〉はハイレベル状態に維持されるが、Ｐ２期間
のように該期間内に上記立上りが存在すると、ｔ１時点
で上記検出出力が発生する。すると、この立上りによっ
てフリップ・フロップ（１５）の出力（す）が反転せし
められ、それによってセレクタ回路（１４）は第１内部
Ｈパルス（ニ）を出力していた前述の状態から、第２内
部Ｈパルス（ホ）を出力する状態に切換わる。

したがって、前記ウィンドウパルス作成回路（１６〉か
ら第１同期化回路（４）に与えるパルス（ル）も、ｔ１
時点以後は図示のように第２内部Ｈパルス（ホ）となり
、このパルス（ホ）によって前述の如く信号（ハ）の同
期化（取り込み）が行なわれて、上記第１同期化回路（
４）から信号（へ）が得られる訳である。即ち、ここで
は第１第２内部Ｈパルス（二〉（ホ）のうち、アンドゲ
ート（３）からのフレーム周期の外部Ｖ信号（ハ）の前
縁（立上り）位置から充分離れている位相をもつ方の内
部Ｈパルスを選択し、そのＨパルスによって上記Ｖ信号
（ハ）を同期化している訳である。モして、上記ウィン
ドウパルス作成回路（１６）からの幅広パルス（ル）も
同様に図示の如く切換わるから、上述の動作が以後繰り
返されて行く。

次に前述のようにして第２同期化回路（５）から得たフ
レーム周期の内部Ｖ信号（ト）（第２図）はその前縁で
第１カウンタ（６）をリセットする。従って、この第１
カウンタ（６）はこれがリセットされてから次にリセ／
ト諮れるまで即ち、１フレ一ム期間（２Ｖ）内の第１内
部Ｈパルス数をカウントし、そのカウントｆ直を第２カ
ウンタ（７）にプリセットする。この第２カウンタ（７
）も前記信号（ト）の前縁でリセットされるようになっ
ており、このリセット後に分周回路（１０）からの２ｒ
Ｈのパルスをカウントする。そして、この第２カウンタ
（７）は、前述のプリセット値までカウントすると出力
を発生すると共に、上記プリセット値までのカウントを
再び行ない、その後、次の内部Ｖ信号（ト）でリセット
され、以後、この動作を繰り返して行く、従って、この
第２カウンタ（７）の出力信号として第２図（チ）の如
く外部■信号（イ）に同期したフィールド周期の内部Ｖ
信号が得られることになる。

なお、第１同期化回路（４）は、フリップ・フロップ（
１５）の状態に応じて異なる二つの同期タイミングで動
作することになるので、常に一定位相の内部Ｖ信号を得
るために２．上記第１同期化回路（４）の出力信号を一
定位相の内部Ｈパルスで再度同期化するようにしたが、
供給される外部Ｖ信号が大きく位相変化することが少な
い、即ち、前述の二つの同期タイミングの切換えが頻繁
に起らず、しかも、それほど厳密な内部Ｖ信号を必要と
しない場合は、上記第２同期化回路（５）を削除できる
。

また、第２同期化回路（５）及び第１カウンタ（６）に
供給されるパルスは、第１第２内部Ｈパルスく二）（ホ
）の何れか一方又は第３の位相の内部Ｈパルスとしても
よく、それ以外にも分周回路（１３〉から適当な分周比
のパルスを取り出し、これを使用するようにしてもよい
。

（ト）発明の効果本発明の垂直同期信号作成回路に依れば、垂直周波数自
体、或いは、水平同期は号との位相関係の異なる種々の
外部垂直同期信号に対応でき、しかも、上記垂直同期信
号の位相揺らぎに対して安定且つ正確な内部垂直同期信
号を作成できる。しかも、回路構成も比較的簡単で安価
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図及び第
３図はその動作説明のための信号波形図である。（１）：外部垂直同期信号入力端子、（８〉：内部垂直
同期信号出力端子、（１２）：外部水平同期信号入力端
子。

Claims

【特許請求の範囲】

（１）、外部垂直同期信号に同期した内部垂直同期信号
を作成する回路であって、互いに位相の異なる第１第２
基準信号を設け、この第１第２基準信号と前記外部垂直
同期信号の位相差を検出し、この位相差が大となる方の
基準信号のタイミングで前記外部垂直同期信号を取り込
んで内部垂直同期信号として導出するようにした垂直同
期信号作成回路。
（２）、前記第１第２基準信号は外部水平同期信号を基
準としてＰＬＬ制御される発振回路から発生されるもの
であることを特徴とする特許請求の範囲第１項記載の垂
直同期信号作成回路。