JP2604420B2 - 同期分離回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される同期分
離回路に関するものである。

（従来の技術） カラーテレビジョン放送システムでは、放送局側のカ
メラの分解走査と、受像機側の組立て走査とを一致させ
るために１水平走査線分と１フレーム分の映像信号の間
にそれぞれ水平同期信号と垂直同期信号とが重畳され、
受像機内にはこれら水平、垂直の同期信号と映像信号と
を分離するための同期分離回路が設置される。

従来、上述の同期分離回路は、まず、水平／垂直同期
信号を含む複合同期信号と映像信号とを両者の振幅差を
利用して分離し、次に、この分離済みの複合同期信号中
の水平／垂直同期信号を両者の周波数差を利用して分離
するように構成されている。分離済みの各同期信号は、
間歇的に発生することのある検出誤りのもとで位相の安
定化を確立するために、それぞれの位相ロックループを
介して表示走査のためのタイミング信号として後段の表
示回路などに供給される構成となっている。

（発明が解決しようとする課題） 最近、急ピッチで進められている高画質テレビジョン
方式の開発に伴いこれを実効あらしめるためのゴースト
除去方式の開発も急ピッチで進められている。このゴー
スト除去方式の典型的なものは、放送側ではテレビジョ
ン信号中の所定個所に所定の基準波形を挿入したものを
送出し、受信機側ではこの基準波形の歪み具合からゴー
スト発生状況を検出する構成となっている。この基準波
形を受信テレビジョン信号中の所定個所から高精度で検
出するためには、高精度のタインミング信号が必要にな
る。このタイミング精度は、上記従来の同期分離回路で
作成されていた表示用のタイミング精度に比べて、１桁
程度高い値のタイミング精度を必要とする。

このように、１桁近いタイミング精度の向上は従来の
同期分離技術の単なる延長によっては実現困難である。

（課題を解決するための手段） 本第１と発明に係わる同期分離回路は、アナログ複合
映像信号から同期信号を分離しつつバーストフラグ及び
クランプパルスを生成するアナログ同期分離部と、この
アナログ同期分離部で生成されたバーストフラグのもと
で上記アナログ映像信号からカラーバースト信号を抜取
りその４倍の周波数のクロック信号を生成するクロック
生成部と、上記アナログ映像信号を、上記アナログ同期
分離部で生成されたクランプパルスを用いてペデスタル
クランプしつつ上記クロック生成部で生成されたカラー
バースト信号の４倍の周波数のクロック信号を用いてデ
ィジタル複合映像信号に変換するA/D変換部と、上記A/D
変換部の出力及びこれを１ライン分遅延させたものを加
算して上記ディジタル複合映像信号中に含まれるカラー
バースト信号を除去するカラーバースト除去部と、この
カラーバースト除去済みのディジタル複合映像信号を二
値化してこれに含まれる水平同期信号の位置を示す水平
同期検出信号を作成する水平同期検出部と、4f scのド
ット周波数のクロック信号をカウントするドットカンウ
ンタ、このドットカウンタのカウント値をデコードして
各種のタイミング信号を出力するドットデコーダ、この
ドットデコーダから出力される１ライン分の最終ドット
位置を示す信号又は上記水平同期検出信号を選択的にマ
スクしたマスク済み水平同期検出信号のいずれかで前記
ドットカウンタをクリアするクリア手段、前記ドットデ
コーダから出力されるウインドウパルスと前記水平同期
検出信号との論理積を受ける漏洩積分回路及びこの漏洩
積分回路の積分値が所定値以上のとき前記水平同期検出
信号のマスクを有効にするマスク制御手段から成る水平
同期保護部と、上記A/D変換部の出力を二値化してこれ
に含まれる垂直同期信号の位置を検出し１フレーム周期
のフレームパルスを作成する垂直同期検出部と、ライン
周波数のクロック信号をカウントするラインカウンタ、
このラインカウンタのカウント値をデコードして各種の
タイミング信号を出力するラインデコーダ、このライン
デコーダから出力される１フレーム分の最終ライン位置
を示す信号又は上記垂直同期検出部から供給されるフレ
ームパルスを選択的にマスクしたマスク済みフレームパ
ルスのいずれかで上記ラインカウンタをクリアするクリ
ア手段、上記ラインデコーダから出力されるフレームパ
ルスと上記垂直同期検出部から供給されるフレームパル
スとの論理席を受ける漏洩積分回路及びこの漏洩積分回
路の積分値が所定値以上のとき上記垂直同期検出部から
供給されるフレームパルスへのマスクを有効にするマス
ク制御手段から成るフレーム同期保護部とを備えてい
る。

本第２の発明に係わる同期分離回路は、アナログ複合
映像信号から同期信号を分離しつつバーストフラグを生
成するアナログ同期分離部と、このアナログ同期分離部
で生成されたバーストフラグのもとで上記アナログ映像
信号からカラーバースト信号を抜取りその４倍の周波数
のクロック信号を生成するクロック生成部と、上記アナ
ログ映像信号を、所定のクランプパルスを用いてペデス
タルクランプしつつ上記クロック生成部で生成されたカ
ラーバースト信号の４倍の周波数のクロック信号を用い
てディジタル複合映像信号に変換するA/D変換部と、上
記A/D変換部の出力及びこれを１ライン分遅延させたも
のを加算して上記ディジタル複合映像信号中に含まれる
カラーバースト信号を除去するカラーバースト除去部
と、このカラーバースト除去済みのディジタル複合映像
信号を二値化してこれに含まれる水平同期信号の位置を
示す水平同期検出信号を作成する水平同期検出部と、4f
scのドット周波数のクロック信号をカウントするドッ
トカウンタ、このドットカウンタのカウント値をデコー
ドして各種のタイミング信号を出力するドットデコー
ダ、このドットデコーダから出力される１ラインの最終
ドット位置を示す信号又は前記水平同期検出信号を選択
的にマスクしたマスク済みの水平同期検出信号のいずれ
かでドットカウンタをクリアするクリア手段、ドットデ
コーダから出力されるウインドウパルスと水平同期検出
信号との論理積を受ける漏洩積分回路及びこの漏洩積分
回路の積分値が所定値以上の範囲で前記水平同期検出信
号のマスクを有効にするマスク制御手段から成る水平同
期保護部と、上記A/D変換部の出力を二値化してこれに
含まれる垂直同期信号の位置を検出し１フレーム周期の
フレームパルスを作成する垂直同期検出部と、ライン周
波数のクロック信号をカウントするラインカウンタ、こ
のラインカウンタのカウント値をデコードして各種のタ
イミング信号を出力するラインデコーダ、このラインデ
コーダから出力される１フレーム分の最終ライン位置を
示す信号又は上記垂直同期検出部から供給されるフレー
ムパルスを選択的にマスクしたマスク済みフレームパル
スのいずれかで上記ラインカウンタをクリアするクリア
手段、上記ラインデコーダから出力されるフレームパル
スと上記垂直同期検出部から供給されるフレームパルス
との論理積を受ける漏洩積分回路及びこの漏洩積分回路
の積分値が所定値以上の範囲で上記垂直同期検出部から
供給されるフレームパルスへのマスクを有効にするマス
ク制御手段から成るフレーム同期保護部と、上記水平同
期保護部の同期デコーダで作成されたクランプパルス
を、この水平同期保護部及び上記垂直同期保護部のいず
れもにおいても上記マスクが有効でありかつこの垂直同
期保護部で検出された垂直帰線期間内でない時にだけ上
記A/D変換部に供給する手段とを備えている。

本第３の発明に係わる同期分離回路は、アナログ複合
映像信号からい複合同期信号を分離しつつバーストフラ
グを作成し、この分離した複合同期信号と作成したバー
ストフラグとを出力するアナログ同期分離部と、このア
ナログ同期分離部から出力されたバーストフラグのもと
で上記アナログ複合映像信号からカラーバースト信号を
抜取りその４倍の周波数のクロック信号を生成するクロ
ック生成部と、上記アナログ同期分離部から出力された
複合同期信号を二値化してこれに含まれる水平同期信号
の位置を示す水平同期検出信号を作成する水平同期検出
部と、4f scのドット周波数のクロック信号をカウント
するドットカウンタ、このドットカウンタのカウント値
をデコードして各種のタイミングを出力するドットデコ
ーダ、このドットデコーダから出力される１ラインの最
終ダット位置を示す信号又は上記水平同期検出信号を選
択的にマスクした済み水平同期検出信号のいずれかで上
記したドットカウンタをクリアするクリア手段、上記ド
ットデコーダから出力されるウインドウパルスと上記水
平同期検出信号との論理積を受ける漏洩積分回路及びこ
の漏洩積分回路の積分値が所定値以上のとき上記水平同
期検出信号のマスクを有効にするマスク制御手段から成
る水平同期保護部と、上記アナログ同期分離部から出力
される複合同期信号を二値化してこれに含まれる垂直同
期信号の位置を検出し１フレーム周期のフレームパルス
を作成する垂直同期検出部と、ライン周波数のクロック
信号をカウントするラインカウンタ、このラインカウン
タのカウント値をデコードして各種のタイミング信号を
出力するラインデコーダ、このラインデコーダから出力
される１フレーム分の最終ライン位置を示す信号又は上
記垂直同期検出部から供給されるフレームパルスを選択
的にマスクしたマスク済みフレームパルスのいずれかで
ラインカウンタをクリアするクリア手段、ラインデコー
ダから出力されるフレームパルスと垂直同期検出部から
供給されるフレームパルスとの論理積を受ける漏洩積分
回路及びこの漏洩積分回路の積分値が所定値以上のとき
垂直同期検出部から供給されるフレームパルスへのマス
クを有効にするマスク制御手段から成るフレーム同期保
護部とを備えている。

本第４の発明に係わる同期分離回路は、アナログ複合
映像信号から水平同期信号と垂直同期信号を分離しつつ
バーストフラグを作成し、この分離した水平同期信号、
垂直同期信号、作成したバーストフラグを出力するアナ
ログ同期分離部と、このアナログ同期分離部から出力さ
れたバーストフラグのもとで上記アナログ複合映像信号
からカラーバースト信号を抜取りその４倍の周波数のク
ロック信号を生成するクロック生成部と、上記アナログ
同期分離部から出力された水平同期信号を二値化してこ
れに含まれる水平同期信号の位置を示す水平同期検出信
号を作成する水平同期検出部と、4fscのドット周波数の
クロック信号をカウントするドットカウンタ、このドッ
トカウンタのカウント値をデコードして各種のタイミン
グ信号を出力するドットデコーダ、このドットデコーダ
から出力される１ラインブンの最終ドット位置を示す信
号又は上記水平同期検出信号を選択的にマスクしたマス
ク済み水平同期検出信号のいずれかで上記ドットカウン
タをクリアするクリア手段、上記ドットデコーダから出
力されるウインドウパルスと上記水平同期検出信号との
論理積を受ける漏洩積分回路及びこの漏洩積分回路の積
分値が所定値以上のとき上記水平同期検出信号のマスク
を有効にするマスク制御手段から成る水平同期保護部
と、上記アナログ同期分離部から出力される垂直同期信
号を二値化してこれに含まれる垂直同期信号の位置を検
出し１フレーム周期のフレームパルスを作成する垂直同
期検出部と、ライン周波数のクロック信号をカウントす
るラインカウンタ、このラインカウンタのカウント値を
デコードして各種のタイミング信号を出力するラインデ
コーダ、このラインデコーダから出力される１フレーム
分の最終ライン位置を示す信号又は上記垂直同期検出部
から供給されるフレームパルスを選択的にマスクしたマ
スク済みフレームパルスのいずれかで上記ラインカウン
タをクリアするクリア手段、上記ラインデコーダから出
力されるフレームパルスと上記垂直同期検出部から供給
されるフレームパルスとの論理積を受ける漏洩積分回路
及びこの漏洩積分回路の積分値が所定値以上のとき垂直
同期検出部から供給されるフレームパルスのマスクを有
効にするマスク制御手段から成るフレーム同期保護部と
を備えている。

本第５の発明に係わる同期分離回路は、アナログ複合
映像信号から水平同期信号と垂直同期信号とを分離して
出力するアナログ同期分離部と、上記アナログ複合映像
し号から所定のバーストフラグを利用してカラーバース
ト信号を抜取りその４倍の周波数のクロック信号を生成
するクロック生成部と、上記アナログ同期分離部から出
力された水平同期信号を二値化してこれに含まれる水平
同期信号の位置を示す水平同期検出信号を作成する水平
同期検出部と、4f scのドット周波数のクロック信号を
クアントするドットカウンタ、このドットカウンタのカ
ウント値をデコードして各種のタイミング信号を出力す
るドットデコーダ、このドットデコーダから出力される
１ライン分の最終ドット位置を示す信号又は上記水平同
期検出信号を選択的にマスクしたマスク済み水平同期検
出信号のいずれかで上記ドットカウンタをクリアするク
リア手段、ドットデコーダから出力されるウインドウパ
ルスと水平同期検出信号との論理積を受ける漏洩積分回
路及びこの漏洩積分回路の積分値が所定値以上のとき水
平同期検出信号のマスクを有効にするマスク制御手段か
ら成る水平同期保護部と、上記アナログ同期分離部から
出力される垂直同期信号を二値化してこれに含まれる垂
直同期信号の位置を検出し１フレーム周期のフレームパ
ルスを作成する垂直同期検出部と、ライン周波数のクロ
ック信号をカウントするラインカウンタ、このラインカ
ウンタのカウント値をデコードして各種のタイミング信
号を出力するラインデコーダ、このラインデコーダから
出力される１フレーム分の最終ライン位置を示す信号又
は上記垂直同期検出部から供給されるフレームパルスを
選択的にマスクしたマスク済みフレームパルスのいずれ
かでラインカウンタをクリアするクリア手段、ラインデ
コーダから出力されるフレームパルスと垂直同期検出部
から供給されるフレームパルスとの論理積を受ける漏洩
積分回路及びこの漏洩積分回路の積分値が所定値以上の
とき垂直同期検出部から供給されるフレームパルスへの
マスクを有効にするマスク制御手段からなるフレーム同
期保護部と、水平同期保護部のドットデコーダで作成さ
れたバーストフラグを前記垂直同期保護部のラインデコ
ーダで検出された垂直帰線期間外であることを条件とし
て上記クロック生成部に供給するバーストフラグ供給部
とを備えている。

（実施例） 第１図は、本第１の発明に係わる同期分離回路の構成
を示すブロック図である。

この同期分離回路は、アナログ同期分離部１、クロッ
ク生成部２、A/D変換部３、カラーバースト除去部４、
水平同期検出部５、垂直同期検出部６、水平同期保護部
及びフレーム同期保護部８から構成されている。

アナログ同期分離部１は、第２図に示すように、低域
通過濾波回路11、複合同期信号分離回路12、AFC回路1
3、垂直同期信号分離回路14及びタイミング生成回路15
から構成されている。このアナログ同期分離回路１は、
入力端子INから供給されるアナログ複合映像信号から水
平同期信号Ｈと垂直同期信号Ｖとを分離して表示制御用
として後段の表示部に供給すると共に、単安定マルチバ
イブレータなどで構成されるタイミング生成回路15でバ
ーストフラグとクランプパルスを生成し、それぞれを第
１図のクロック生成部２とA/D変換部３とに供給する。

第１図のクロック生成部２は、アナログ同期分離部１
で生成されたバーストフラグ用いて入力端子IN上のアナ
ログ映像信号からカラーバースト信号を抜取りその４倍
の周波数（4f sc）のクロック信号を生成し、これをA/D
変換部３や他の回路部分に供給する。

A/D変換部３は、入力端子IN上のアナログ複合映像信
号に対してアナログ同期分離部１で生成されたクランプ
パルスを用いてペデスタルクランプを行いつつつクロッ
ク生成部２で生成された4f scクロック信号を用いてデ
ィジタル複合映像信号に変換する。

カラーバースト除去部４は、１ライン遅延回路4aと加
算回路4bbで構成されている。この、カラーバースト除
去部４は、第３図（Ａ）に示すようなカラーバーストCV
を含むA/D変換部３の出力と、これを１ライン遅延回路4
aで１ライン分遅延させたものを加算回路4bで加算する
ことにより、第３図（Ｂ）に示すようなカラーバースト
信号の除去されたディジタル複合映像信号中を生成し、
水平同期検出部５に供給する。

水平同期検出部５は、このカラーバースト除去済みの
ディジタル複合映像信号を二値化する二値化回路5aと、
この二値化回路の出力の立下り点を4f scの周波数のク
ロック信号に同期して検出する立下り検出回路5bとから
構成されている。二値化回路5aは、第３図（Ｂ）に例示
するカラーバーストの除去された複合映像信号を所定の
基準値Lrefと比較し、その大小関係に応じた二値信号を
生成する。上記基準Lrefを複合映像信号のペデスタルレ
ベル近傍に設定することにより、第３図（Ｃ）に例示す
るように、水平同期信号にほぼ等しい幅の信号が検出さ
れる。この信号は、立下り検出回路5bにおいて4fscの周
波数のクロック信号に同期して立下りが検出されること
により、第３図（Ｄ）に示すように、水平同期信号に同
期して立下る１クロック信号幅の水平同期検出信号に変
換され、水平同期保護回路７に供給される。

水平同期検出部５の二値化回路5aの出力には、上述し
た水平同期信号の位置を示す情報の他に垂直同期信号の
位置を示す情報も含まれている。しかしながら、この二
値化回路5aの出力を垂直同期信号の検出に利用しようと
すると、前段のカラーバースト除去部４において原信号
と１ライン遅延信号との加算が行われていることに起因
して垂直帰線期間内に同期の乱れが生じるおそれがあ
る。

すなわち、第４図に示すように、垂直帰線期間内の垂
直同期信号と等化パルスの出現個所は波形（Ａ）であ
り、これを１ライン遅延させたものは波形（Ｂ）とな
る。従って、波形（Ａ）と（Ｂ）とを加算して２で割っ
たカラーバースト除去部４の出力は波計（Ｃ）となり、
等化パルスの先頭部分に中間レベルの部分が出現する。
この波形（Ｃ）の中間レベル部分を水平同期検出部５の
二値化回路5aにおいて二値化しようとすれば、二値化信
号は“1"と“0"の間をばらつくことになり、立下がりの
誤検出の原因となる。

そこで、後述するように、水平同期検出部５からの垂
直帰線期間内の出力は後段の水平同期保護部７において
無効にされると共に、垂直同期信号の位置検出は、水平
同期検出部５と別個に設置された垂直同期検出部６にお
いて行われる。

垂直同期検出部６は、二値化回路6a、低域通過濾波回
路6b、ラッチ回路6c及び選択ラッチ回路6dから構成され
ている。

二値化回路6aは、A/D変換部３から出力されるディジ
タル複合映像信号をペデスタルレベル近傍の所定の基準
レベルLrefと比較することにより二値化する。この二値
化信号は、カラーバースト信号などに起因する高周波成
分が低域通過濾波回路6bで除去されつつラッチ回路6cに
供給される。ラッチ回路6cのクロック入力端子には、水
平同期周波数の２倍の周波数のクロック信号2Hckが供給
される。このクロック信号2Hckの位相は、これが第５図
（Ａ）に示すように、各ラインの前半部分と後半部分に
出現するように設定されている。従って、映像信号の出
現期間内は、ラッチ回路6cは、ハイ信号をラッチし続け
る。

一方、第５図（Ｂ）に示すように、垂直帰線期間の開
始に伴い等化パルスが出現すると、ラッチ回路6cがロー
信号をラッチし始める。この結果、ラッチ回路6cの出力
が、第５図（Ｃ）に示すように垂直帰線期間の開始時点
に同期してローに立下る。この垂直帰線期間の開始直前
のライン幅は、偶フィールドについては第５図（Ｂ）に
示すように１ラインの幅となるが、奇フィールドについ
ては第５図（Ｄ）に示すように半ラインの幅となる。

この結果、ラッチ回路6cの出力のローへの立下り時点
に、奇数フィールドであるか偶数フィールドであるかに
応じて半ライン分の時間差が生ずる。選択ラッチ回路6d
は、前段のラッチ回路6cの出力が交互に１クロック周期
分ずれることを利用してその一方のみ（奇数フィールド
のもの）を選択的にラッチすることにより、フレーム周
期で発生するフレーム検出信号を出力する。このような
選択ラッチ回路6dは、クロック信号Hckのカウンタ部
と、このカウント値が所定値になると前段のラッチ回路
6cの出力をラッチするラッチ部とから構成されている。

第６図は、第１図の水平同期保護部７の構成を示すブ
ロック図である。

この水平同期保護部７は、インバータ21やアンドゲー
ト22などの各種の論理ゲート、ドットカウンタ24、デコ
ーダ25、フリップ・フロップ26、漏洩積分器28及び二値
化回路29を備え、正論理で動作する。

前述の水平同期検出部５から出力される水平同期検出
信号は、入力端子I1とインバータ21とを経てアンドゲー
ト22と27の一方の入力端子に供給される。ドットカウン
タ24は、オアゲート23から供給されるハイ信号によるク
リアを受けながら、入力端子I2から供給される4f scの
ドット（画素）周波数のクロック信号をカウントする。
デコーダ25は、ドットカウンタ24のカウント値をデコー
ドして各種のタイミング信号を出力する。このデコーダ
から出力される各種のタイミング信号の一つである910
デコード信号は、オアゲート23を介してドットカウンタ
24のクリア端子に供給され、ドットカウンタ24のカウン
ト値を最大値910から０に戻す。すなわち、このドット
カウンタ24は１ラインの周期でクリアされる。

デコーダ26から出力される他のタイミング信号は、4f
scのクロック信号に同期してフリップ・フロップ26に
保持され、Ｈタイミング信号、クロック信号2Hck、クロ
ック信号Hckとして対応の出力端子に供給される。この
タイミング信号の一つは、入力端子I1を経てアンドゲー
ト27の一方の入力端子に供給される水平同期検出信号に
対するウインドウパルスＷとしてアンドゲート27の他方
の入力端子に供給される。このウインドウパルスＷの幅
は、ゴーストなどによる水平同期検出信号の揺らぎを吸
収するため、水平同期検出信号の幅の５倍程度の値に設
定される。

従って、１ライン周期でフリップ・フロップ26から出
力されるウインドウパルスＷとほぼ同時に水平同期検出
信号が出現するとアンドゲート27からハイ信号が出力さ
れる。このハイ出力は漏洩積分器28に供給され、漏洩に
よって低下した積分電圧値を補充する。二値化回路29
は、漏洩積分器28の電圧値と所定値を比較し、前者が後
者以下になると出力をハイに立上げる。この出力の立上
げにより、アンドゲート22開かれハンチングが開始され
る。このハンチングモードでは、入力端子I1からアンド
ゲート22とオアゲート23を通して供給される水平同期検
出信号に同期してドットカウンタ24のクリアが行われ
る。

このハンチングモードの進行に伴い、再度アンドゲー
ト27からハイ信号が出力され始め、漏洩積分電圧が所定
を越えると、二値化回路29の出力がローに立下がる。こ
れにより、水平同期検出信号はアンドゲート22で阻止さ
れ、デコーダ25から910のデコード信号によってドット
カウンタ24のクリアが行われ、この水平同期保護部７は
自走モードに移行する。

第１図の垂直同期検出部８からアンドゲート22の入力
端子の一つの供給される信号VBLKは、垂直帰線期間内に
わたってローに立下る。この結果、垂直帰線期間内には
ハンチングモードへの移行が禁止され、また既に開始さ
れているハンチングモードは中断される。これは、第４
図によって既に説明したように、カラーバースト除去の
ための信号処理に起因して垂直帰線期間内で水平同期信
号の誤検出が発生し、これによって水平同期保護部７の
動作が擾乱されるのを防ぐためである。

第７図は、第１図の垂直同期保護部８の構成を示すブ
ロック図である。

この水平同期保護部８は、第６図の水平同期保護部７
と同様に、インバータ31やアンドゲート32などの各種の
論理ゲート、ドットカウンタ34、デコーダ35、フリップ
・フロップ36、漏洩積分器38及び二値化回路39を備え、
正論理で動作する。

前述の垂直同期検出部６から出力されるフレームパル
スは、入力端子I1とインバータ31とを経てアンドゲート
32と37の一方の入力端子に外部フレームパルスとして供
給される。ラインカウンタ34は、オアゲート33から供給
されるハイ信号によるクリアを受けながら、入力端子Id
から供給されるライン周波数のクロック信号Hckをカウ
ントする。デコーダ35は、ラインカウンタ34のカウント
値をデコードして各種のタイミング信号を出力する。こ
のデコーダ35から出力される各種のタイミング信号の一
つに相当する525デコード信号は、オアゲート33を経て
ラインカウンタ34のクリア端子に供給され、ラインカウ
ンタ34のカウント値を最大値525から０に戻す。すなわ
ち、このラインカウンタ34は１フレームの周期でクリア
される。

デコーダ36から出力される他のタイミング信号は、ク
ロック信号Hckに同期してフリップ・フロップ36に保持
され、水平同期保護部７に供給されるVBLK信号、あるい
は、フレーム・タイミング信号、フィールド・タイミン
グ信号として対応の出力端子に供給される。このタイミ
ング信号の一つは、内部フレームパルスとしてアンドゲ
ート37の一方の入力端子に供給される。このアンドゲー
ト37の他方の入力端子には、入力端子I1とインバータ31
とを介して垂直同期検出部６から外部フレームパルスが
供給されている。

従って、１フレーム周期でフリップ・フロップ36から
出力される内部フレームパルスと外部フレームパルスが
同期していれば、アンドゲート37からハイ信号が出力さ
れ、漏洩によって低下した漏洩積分器38の電圧値が補充
される。両フレームパルス間の同期外れによってこの漏
洩積分電圧値が所定値以下になると、二値化回路39出力
がハイに立上ってアンドゲート32が開かれ、ハンチング
が開始される。このハンチングモードでは、入力端子I1
からゲート32と33を通して供給される外部フレームパル
ス同期してラインカウンタ34のクリアが行われる。

このハンチングモードの信号に伴い、再度アンドゲー
ト37からハイ信号が出力されるようになり、漏洩積分電
圧値が所定値を越えると二値化回路39の出力がローに立
下がる。これにより、外部フレームパルスがアンドゲー
ト32で阻止され、ラインカウンタ34のクリアはデコーダ
35からの525デコード信号のみによって行われ、この垂
直同期保護部８はハンチングモードから自走モードに移
行する。

第８図は、本第２の発明に係わる同期分離回路の構成
を示すブロック図である。

この実施例の同期分離回路は、第１図の同期分離回路
のA/D変換部３に供給するクランプパルスを、アナログ
同期分離部ではなくて水平同期保護部７′とフレーム同
期保護部８′とで作成する構成を示している。従って、
第２図の回路中第１図の回路と共通の構成要素について
は第１図と同一の参照符号が付されており、これらの共
通構成要素については重複する説明を省略する。

第８図の水平同期保護部７′は、第１図と第６図に示
した先の実施例の水平同期保護部７内のデコーダ25にク
ランプタイミングを指示するクランプパルスの出力機能
を付加すると共に、二値化回路29の出力をモード表示信
号として外部に出力するように変更した構成となってい
る。また、第８図の垂直同期保護部８′は、第１図と第
７図に示した先の実施例の垂直同期保護部８内の二値化
回路39の出力をモード表示信号として外部に出力するよ
うに変更した構成となっている。

水平同期保護部７′から出力されるクランプパルスと
フレーム同期保護部８′から出力されるVBLK信号は、４
入力アンドゲート９の２個の非反転入力端子のそれぞれ
に供給される。また、水平同期保護部７′と垂直同期保
護部８′から出力れるモード表示信号は、４入力アンド
ゲート９の２個の反転入力端子のそれぞれに供給され
る。この結果、水平同期保護部７′と垂直同期保護部
８′のいずれもがハンチングモード下になくかつ垂直帰
線期間内でないという条件のもとで、水平同期保護部
７′で作成されたクランプパルスがA/D変換部３に供給
され、ペデスタルクランプが行われる。このように、垂
直帰線期間内でペデスタルクランプが禁止されるのは、
垂直帰線期間内の映像信号の消滅に伴いそのゴースト成
分が消滅し、この結果ペデスタルレベルが大きく変化す
るおそれがあるからである。

第９図は、本第３の発明に係わる同期分離回路の構成
を示すブロック図であり、41はアナログ同期分離部、42
はクロック生成部、45は水平同期検出部、46は垂直同期
検出部、47は水平同期保護部、48は垂直同期保護部であ
る。

アナログ同期分離部41は、入力端子INに供給されるア
ナログ複合映像信号に対して、低域通過濾波回路に通し
て波形を鈍らせたのち水平同期信号の先端にクランプを
かけつつスライスするといういわゆるSYNCチップスライ
ス処理を施すことにより、映像信号から複合同期信号を
分離し、これを水平同期検出部45と垂直同期検出部46に
供給する。アナログ同期分離部41は、上記同期分離処理
と並行して、複合映像信号からのカラーバーストの抜取
りに用いるバースト・フラグを生成し、クロック生成部
42に供給する。

水平同期検出部45は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部45は、アナログ同期分離部41から供
給されたアナログ複合同期信号を二値化し、その立下が
り点を4fscのクロック信号に同期して検出することによ
りクロック信号の１周期の幅の水平同期検出信号を作成
し、これを後段の水平同期保護回路47に出力する。

垂直同期検出部46は、第１図の実施例で説明したディ
ジタル垂直同期検出部６と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部46は、アナログ同期分離部41から供
給されたアナログ複合同期信号を二値化し、低域通過濾
波回路に通し、クロック信号2Hckに同期してラッチし、
このラッチ出力をクロック信号Hckに同期して１跳びに
選択的にラッチすることによりフレーム周期の垂直同期
検出周信号を生成し、これを外部フレームパルスとして
後段のフレールム同期保護回路48に供給する。

水平同期保護回路47は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路48は、第１図
と第７図に示した垂直同期保護回路８とほぼ同一の構成
となっており、これとほぼ同一の動作を行う。ただし、
第１図の同期分離回路とは異なりフレーム同期保護回路
48ではVBLK信号が作成されず、水平同期保護回路47で垂
直帰線期間内もハンチング動作が行われる。

第10図は、本第４の発明に係わる同期分離回路の構成
を示すブロック図であり、51はアナログ同期分離部、52
はクロック生成部、55は水平同期検出部、56は垂直同期
検出部、57は水平同期保護部、58は垂直同期保護部であ
る。

アナログ同期分離部51は、入力端子INに供給されるア
ナログ複合映像信号に対して、低域通過濾波回路に通し
て波形を鈍らせたのち水平同期信号の先端にクランプを
かけつつスライスするといういわゆるSYNCチップスライ
ス処理を施すことにより、映像信号から複合同期信号を
分離して水平同期検出部55に供給する。アナログ同期分
離部51は、上記映像信号から分離した複合同期信号を低
域通過濾波回路に通すことにより垂直帰線期間を検出
し、この検出した垂直帰線期間内の複合同期信号を垂直
同期検出分離56に供給する。アナログ同期分離部51は、
上記同期分離処理と並行して、複合映像信号からのカラ
ーバーストの抜取りに用いるバースト・フラグを生成
し、クロック生成部52に供給する。

水平同期検出部55は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部55は、アナログ同期分離部51から供
給されたアナログ複合同期信号を二値化し、その立下が
り点を4fscのクロック信号に同期して検出することによ
りクロック信号の１周期の幅の水平同期検出信号を作成
し、これを後段の水平同期保護回路57に出力する。

垂直同期検出部56は、第１図の実施例で説明したディ
ジタル垂直同期検出部６と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部56は、アナログ同期分離部51から供
給された同期検出信号を二値化し、クロック信号2Hckに
同期してラッチし、このラッチ出力をクロック信号Hck
に同期して１跳びに選択的にラッチすることによりフレ
ーム周期の垂直同期検出周信号を生成し、これを外部フ
レームパルスとして後段のフレーム同期保護回路58に供
給する。

水平同期保護回路57は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路58は、第１図
と第７図に示した垂直同期保護回路８とほぼ同一の構成
となっており、これとほぼ同一の動作を行う。ただし、
第１図の同期分離回路とは異なりフレーム同期保護回路
58ではVBLK信号が作成されず、水平同期保護回路57では
垂直帰線期間内もハンチング動作が行われる。

第11図は、本第５の発明に係わる実施例の同期分離回
路の構成を示すブロック図である。この同期分離回路に
おいて、第10図の同期分離回路と同一の参照符号が付さ
れた各部は第10図に示した同期分離回路の対応の部と同
一の構成となっている。従って、これらについては重複
する説明を省略する。

この同期分離回路では、クロック生成部52で使用され
るカラーバースト抜き取り用のバーストフラグが、アン
ド回路59において、水平同期保護部57で作成されるバー
ストタイミング信号と垂直同期保護部58から出力される
VBLK信号との論理積から作成される。

（発明の効果） 本発明の同期分離回路は、上述のような構成であるか
ら、従来の同期分離回路で作成されていた表示用のタイ
ミング精度に比べて、１桁程度高い値のタイミング精度
を実現出来るという効果がある。

【図面の簡単な説明】

第１図は本第１の発明に係わる同期分離回路の構成を示
すブロック図、第２図は第１図のアナログ同期分離回路
の構成を示すブロック図、第３図、第４図及び第５図は
第１図の同期分離回路の動作を説明するための波形図、
第６図は第１図の水平同期保護部７の構成を示すブロッ
ク図、第７図は第１図の垂直同期保護部８の構成を示す
ブロック図、第８図は本第２の発明に係わる同期分離回
路の構成を示すブロック図、第９図は本第３の発明に係
わる同期分離回路の構成を示すブロック図、第10図は本
第４の発明に係わる同期分離回路の構成を示すブロック
図、第11図は本第５の発明に係わる同期分離回路の構成
を示すブロック図である。 １、41、51……アナログ同期分離部、２、42、52……ク
ロック生成部、３……A/D変換部、４……カラーバース
ト除去部、５、45、55……水平同期検出部、６、46、56
……垂直同期検出部、７、47、57……水平同期保護部、
８、48、58……フレーム同期保護部。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】アナログ複合映像信号から同期信号を分離
   しつつバーストフラグ及びクランプパルスを生成するア
   ナログ同期分離部と、 このアナログ同期分離部で生成されたバーストフラグの
   もとで前記アナログ映像信号からカラーバースト信号を
   抜取りその４倍の周波数のクロック信号を生成するクロ
   ック生成部と、 前記アナログ映像信号を、前記アナログ同期分離部で生
   成されたクランプパルスを用いてペデスタルクランプし
   つつ前記クロック生成部で生成されたカラーバースト信
   号の４倍の周波数のクロック信号を用いてディジタル複
   合映像信号に変換するA/D変換部と、 前記A/D変換部の出力及びこれを１ライン分遅延させた
   ものを加算して前記ディジタル複合映像信号中に含まれ
   るカラーバースト信号を除去するカラーバースト除去部
   と、 このカラーバースト除去済みのディジタル複合映像信号
   を二値化してこれに含まれる水平同期信号の位置を示す
   水平同期検出信号を作成する水平同期検出部と、 4f scのドット周波数のクロック信号をカウントするド
   ットカウンタ、このドットカウンタのカウント値をデコ
   ードして各種のタイミング信号を出力するドットデコー
   ダ、このドッドデコーダから出力される１ライン分の最
   終ドット位置を示す信号又は前記水平同期検出信号を選
   択的にマスクしたマスク済み水平同期検出信号のいずれ
   かで前記ドットカウンタをクリアするクリア手段、前記
   ドットデコーダから出力されるウインドウパルスと前記
   水平同期検出信号との論理積を受ける漏洩積分回路及び
   この漏洩積分回路の積分値が所定値以上のとき前記水平
   同期検出信号のマスクを有効にするマスク制御手段から
   成る水平同期保護部と、 前記A/D変換部の出力を二値化してこれに含まれる垂直
   同期信号の位置を検出し１フレーム周期のフレームパル
   スを作成する垂直同期検出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部とを備え
   たことを特徴とする同期分離回路。
2. 【請求項２】アナログ複合映像信号から同期信号を分離
   しつつバーストフラグを生成するアナログ同期分離部
   と、 このアナログ同期分離部で生成されたバーストフラグの
   もとで前記アナログ映像信号からカラーバースト信号を
   抜取りその４倍の周波数のクロック信号を生成するクロ
   ック生成部と、 前記アナログ映像信号を、所定のクランプパルスを用い
   てペデスタルクランプしつつ前記クロック生成部で生成
   されたカラーバースト信号の４倍の周波数のクロック信
   号を用いてディジタル複合映像信号に変換するA/D変換
   部と、 前記A/D変換部の出力及びこれを１ライン分遅延させた
   ものを加算して前記ディジタル複合映像信号中に含まれ
   るカラーバースト信号を除去するカラーバースト除去部
   と、 このカラーバースト除去済みのディジタル複合映像信号
   を二値化してこれに含まれる水平同期信号の位置を示す
   水平同期検出信号を作成する水平同期検出部と、 4f scのドット周波数のクロック信号をカウントするド
   ットカウンタ、このドットカウンタのカウント値をデコ
   ードして各種のタイミング信号を出力するドットデコー
   ダ、このドットデコーダから出力される１ライン分の最
   終ドット位置を示す信号又は前記水平同期検出信号を選
   択的にマスクしたマスク済み水平同期検出信号のいずれ
   かで前記ドットカウンタをクリアするクリア手段、前記
   ドットデコーダから出力されるウインドウパルスと前記
   水平同期検出信号との論理積を受ける漏洩積分回路及び
   この漏洩積分回路の積分値が所定値以上の範囲で前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記A/D変換部の出力を二値化してこれに含まれる垂直
   同期信号の位置を検出し１フレーム周期のフレームパル
   スを作成する垂直同期検出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上の範囲で前記垂直同期検
   出部から供給されるフレームパルスへのマスクを有効に
   するマスク制御手段から成るフレーム同期保護部と、 前記水平同期保護部の同期デコーダで作成されたクラン
   プパルスを、この水平同期保護部及び前記垂直同期保護
   部のいずれもにおいても前記マスクが有効でありかつこ
   の垂直同期保護部で検出された垂直帰線期間内でない時
   にだけ前記A/D変換部に供給する手段とを備えたことを
   特徴とする同期分離回路。
3. 【請求項３】アナログ複合映像信号から複合同期信号を
   分離しつつバーストフラグを作成し、この分離した複合
   同期信号と作成したバーストフラグとを出力するアナロ
   グ同期分離部と、 このアナログ同期分離部から出力されたバーストフラグ
   のもとで前記アナログ複合映像信号からカラーバースト
   信号を抜取りその４倍の周波数のクロック信号を生成す
   るクロック生成部と、 前記アナログ同期分離部から出力された複合同期信号を
   二値化してこれに含まれる水平同期信号の位置を示す水
   平同期検出信号を作成する水平同期検出部と、 4f scのドット周波数のクロック信号をカウントするド
   ットカウンタ、このドットカウンタのカウント値をデコ
   ードして各種のタイミング信号を出力するドットデコー
   ダ、このドッドデコーダから出力される１ライン分の最
   終ドット位置を示す信号又は前記水平同期検出信号を選
   択的にマスクしたマスク済み水平同期検出信号のいずれ
   かで前記ドットカウンタをクリアするクリア手段、前記
   ドットデコーダから出力されるウインドウパルスと前記
   水平同期検出信号との論理積を受ける漏洩積分回路及び
   この漏洩積分回路の積分値が所定値以上のとき前記水平
   同期検出信号のマスクを有効にするマスク制御手段から
   成る水平同期保護部と、 前記アナログ同期分離部から出力される複合同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期信号検出部から供給
   されるフレームパルスを選択的にマスクしたマスク済み
   フレームパルスのいずれかで前記ラインカウンタをクリ
   アするクリア手段、前記ラインデコーダから出力される
   フレームパルスと前記垂直同期検出部から供給されるフ
   レームパルスとの論理積を受ける漏洩積分回路及びこの
   漏洩積分回路の積分値が所定値以上のとき前記垂直同期
   検出部から供給されるフレームパルスへのマスクを有効
   にするマスク制御手段から成るフレーム同期保護部とを
   備えたことを特徴とする同期分離回路。
4. 【請求項４】アナログ複合映像信号から水平同期信号と
   垂直同期信号を分離しつつバーストフラグを作成し、こ
   の分離した水平同期信号、垂直同期信号、作成したバー
   ストフラグを出力するアナログ同期分離部と、 このアナログ同期分離部から出力されたバーストフラグ
   のもとで前記アナログ複合映像信号からカラーバースト
   信号を抜取りその４倍の周波数のクロック信号を生成す
   るクロック生成部と、 前記アナログ同期分離部から出力された水平同期信号を
   二値化してこれに含まれる水平同期信号の位置を示す水
   平同期検出信号を作成する水平同期検出部と、 4f scのドット周波数のクロック信号をカウントするド
   ットカウンタ、このドットカウンタのカウント値をデコ
   ードして各種のタイミング信号を出力するドットデコー
   ダ、このドットデコーダから出力される１ライン分の最
   終ドット位置を示す信号又は前記水平同期検出信号を選
   択的にマスクしたマスク済み水平同期検出信号のいずれ
   かで前記ドットカンウンタをクリアするクリア手段、前
   記ドットデコーダから出力されるウインドウパルスと前
   記水平同期検出信号との論理積を受ける漏洩積分回路及
   びこの漏洩積分回路の積分値が所定値以上のとき前記水
   平同期検出信号のマスクを有効にするマスク制御手段か
   ら成る水平同期保護部と、 前記アナログ同期分離部から出力される垂直同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部とを備え
   たことを特徴とする同期分離回路。
5. 【請求項５】アナログ複合映像信号から水平同期信号を
   垂直同期信号とを分離して出力するアナログ同期分離部
   と、 前記アナログ複合映像信号から所定のバーストフラグを
   利用してカラーバースト信号を抜取りその４倍の周波数
   のクロック信号を生成するクロック生成部と、 前記アナログ同期分離部から出力された水平同期信号を
   二値化してこれに含まれる水平同期信号の位置を示す水
   平同期検出信号を作成する水平同期検出部と、 4fs cのドット周波数のクロック信号をカウントするド
   ットカウンタ、このドットカウンタのカウント値をデコ
   ードして各種のタイミング信号を出力するドットデコー
   ダ、このドットデコーダから出力される１ライン分の最
   終ドット位置を示す信号又は前記水平同期検出信号を選
   択的にマスクしたマスク済み水平同期検出信号のいずれ
   かで前記ドットカウンタをクリアするクリア手段、前記
   ドットデコーダから出力されるウインドウパルスと前記
   水平同期検出信号との論理積を受ける漏洩積分回路及び
   この漏洩積分回路の積分値が所定値以上のとき前記水平
   同期検出信号のマスクを有効にするマスク制御手段から
   成る水平同期保護部と、 前記アナログ同期分離部から出力される垂直同期信号を
   二値化してこれに含まれる垂直同期信号の位置を検出し
   １フレーム周期のフレームパルスを作成する垂直同期検
   出部と、 ライン周波数のクロック信号をカウントするラインカウ
   ンタ、このラインカウンタのカウント値をデコードして
   各種のタイミング信号を出力するラインデコーダ、この
   ラインデコーダから出力される１フレーム分の最終ライ
   ン位置を示す信号又は前記垂直同期検出部から供給され
   るフレームパルスを選択的にマスクしたマスク済みフレ
   ームパルスのいずれかで前記ラインカウンタをクリアす
   るクリア手段、前記ラインデコーダから出力されるフレ
   ームパルスと前記垂直同期検出部から供給されるフレー
   ムパルスとの論理積を受ける漏洩積分回路及びこの漏洩
   積分回路の積分値が所定値以上のとき前記垂直同期検出
   部から供給されるフレームパルスへのマスクを有効にす
   るマスク制御手段から成るフレーム同期保護部と、 前記水平同期保護部のドットデコーダで作成されたバー
   ストフラグを前記垂直同期保護部のラインデコーダで検
   出された垂直帰線期間外であることを条件として前記ク
   ロック生成部に供給するバーストフラグ供給部とを備え
   たことを特徴とする同期分離回路。