KR930007185B1 - 레지스터뱅크회로 - Google Patents

레지스터뱅크회로 Download PDF

Info

Publication number
KR930007185B1
KR930007185B1 KR1019890019732A KR890019732A KR930007185B1 KR 930007185 B1 KR930007185 B1 KR 930007185B1 KR 1019890019732 A KR1019890019732 A KR 1019890019732A KR 890019732 A KR890019732 A KR 890019732A KR 930007185 B1 KR930007185 B1 KR 930007185B1
Authority
KR
South Korea
Prior art keywords
register
bank
registers
data
output
Prior art date
Application number
KR1019890019732A
Other languages
English (en)
Other versions
KR900012271A (ko
Inventor
히로시 이토
히로시 후쿠오카
마고토 시노하라
가즈요시 요시다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케나이 마다사카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케나이 마다사카 filed Critical 가부시키가이샤 도시바
Publication of KR900012271A publication Critical patent/KR900012271A/ko
Application granted granted Critical
Publication of KR930007185B1 publication Critical patent/KR930007185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

레지스터뱅크회로
제1도는 본 발명의 1실시예에 따른 개략적 구성도,
제2도는 제1도에 나타낸 구성을 상세하게 나타낸 도면,
제3도 내지 제6도는 종래의 레지스터뱅크회로도이다.
* 도면의 주요부분에 대한 부호의 설명
51 : 메모리 52 : 메모리버스
53 : 뱅크포인트(뱅크번호유지수단) 54 : 열디코더(뱅크선택수단)
55 : 레지스터포인터(레지스터번호유지수단) 56 : 멀티플렉서(레지스터선택수단)
R : 레지스터(1블럭)
[산업상의 이용분야]
본 발명은 연산처리드의 레지스터뱅크회로에 관한 것으로, 특히 마이크로컴퓨터등에 사용되는 것이다.
[종래의 기술 및 그 문제점]
종래 레지스터뱅크회로는 제3도에 나타낸 바와 같이 RAM(21 ; 기록·독출메모리)과, 레지스터번호를 유지하는 레지스터포인터(22), 뱅크번호를 유지하는 뱅크포인터(23) 및, 이 뱅크포인터(23)와 레지스터포인터(22)의 출력을 인가받아 어드레서를 생성하는 어드레스생성회로(24)를 갖추고서, 어드레스를 RAM(21)에 인가함으로써 임의의 레지스터를 독출, 기록할 수 있도록 된 레지스터뱅크방식을 채택하고 있다.
그러나 이러한 종래 방식에는 다음과 같은 문제점이 있다.
(a) 레지스터로서 RAM(21)을 사용하기 때문에 어드레스를 인가하면서 부터 데이터버스(25)상의 데이터가 유효하게 될때 까지의 시간(억세스시간)이 길어지게 되는 바, 이 레지스터뱅크방식을 마이크로컴퓨터등에 도입하면, 빈번하게 발생하는 레지스터에 대한 독출, 기록마다 상기 억세스시간이 필요로 되어 마이크로컴퓨터등의 실행속도가 제한되기 때문에 고속처리를 필요로 하는 데에는 도입이 곤란하다.
(b) 또, 통상의 RAM을 레지스터로서 사용하기 때문에 동시에 2개의 레지스터의 데이터를 억세스할 수 없게 된다.
따라서, 이 레지스터뱅크회로를 마이크로컴퓨터등에 도입하면, 2개의 레지스터에 대해 데이터를 처리할 경우 2개의 레지스터를 동시에 억세스할 수 있는 방식에 비해 2개의 레지스터를 1개씩 억세스하지 않으면 안되기 때문에 처리속도가 늦어지게 된다.
여기서, 상기 제3도의 결점을 개선하기 위해 제안된 제4도와 같은 레지스터뱅크방식에 대해 설명한다.
본 방식은 각각 뱅크를 구성하는 복수의 레지스터래치군(31)과, 레지스터번호를 유지하는 레지스터포인터(321)와, 레지스터포인터(322), 뱅크번호를 유지하는 뱅크포인터(33)의 출력을 인가받아서 이를 디코드하는 디코더(34)를 갖추고서, 이 디코더(34)의 출력에 의해 상기 복수의 레지스터래치군(31)으로부터 임의의 뱅크중 최대 2개의 레지스터를 선택할 수 있도록 되어 있고, 이 복수의 레지스터래치군(31)은 각각 뱅크번호와 대응되게 된다. 여기서 1뱅크가 8레지스터로 구성된 레지스터뱅크를 예로 취한 것으로 하고, 제5도와 제6도에서 이를 상세히 설명한다. 도면에 나타낸 바와 같이 각 레지스터래치군(31)은 레지스터래치(R0~R7)의 8개의 레지스터로 구성되고, 또 디코더(34)의 출력은 뱅크선택신호 8세트(BS7~BS0)로서, 각 세트는 뱅크번호와 1대 1로 대응해서 상기 레지스터래치군(31)에 접속된다. 또, 각 세트는 2개의 레지스터포인터(321, 322)의 각각에 의해 각 레지스터가 선택되도록 되어 있기 때문에 2조로 나누어지게 되고(예컨대, BS7a와 BS7b), 각 조는 8개의 제어신호로 되어 있다. 여기서 상기 8개의 제어신호는 각각 레지스터번호와 1대 1로 대응해서 상기 레지스터래치(R0~R7)에 접속되어 있기 때문에 각각의 조가 독립적으로 레지스터래치(R0~R7)의 1개를 선택할 수 있도록 되어 있다. 여기서 제1조로 선택된 레지스터래치는 데이터버스(351)를 통해 데이터의 독출, 기록을 수행하고, 제2조로 선택된 레지스터래치는 데이터버스(352)를 통해 데이터의 독출, 기록을 수행하게 된다.
이와 같은 레지스터패턴회로를 도입한 마이크로컴퓨터는 고속으로 레지스터를 전송할 수 있게 되어 실행속도를 향상시킬 수 있게 된다.
그러나, 상기 제3도의 방식에 비해 다음과 같은 결점을 갖고 있다.
(a) 레지스터래치에 의해 레지스터를 구성하기 때문에 제3도의 RAM을 사용하는 방식에 비해 회로규모가 커지게 된다. 이 때문에 예컨대 제5도와 같은 회로를 집적회로상에서 실현하면 RAM을 사용하는 방식의 배 이상의 면적을 필요로 하게 되어, 이러한 경우 필요한 레지스터수를 확보할 수 없는 경우도 있게 된다.
(b) 디코더(34)가 출력하는 제어선(상기 뱅크선택신호 및 레지스터선택신호)의 갯수가 많아지게 되어, 집적회로에서 사용할 경우 RAM의 방식에 비해 배선에 필요한 면적이 크게되거나 취급이 번잡하게 된다.
(c) 뱅크의 수를 증감할 경우 유연성에 대해서도 증감에 따라 디코더부의 재설계가 필요하게 되는 바, 이 방식에서는 디코더의 규모가 크기 때문에 많은 회로변경이 필요로 되고, 이를 집적회로상에서 실현할 경우 큰 제약으로 된다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 「레지스터수×뱅크수」가 많아도 소규모이고, 또 용이한 회로로 실현할 수 있으며 고속인 레지스터뱅크방식을 실현함과 더불어 레지스터수가 뱅크수의 증감에 대해서도 유연하게 대응할 수 있으며, 비용효과가 높은 레지스터뱅크회로를 실현함에 그 목적이 있다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위한 본 발명은, 각 행이 각각 복수 블럭의 레지스터로 이루어진 뱅크를 구성하면서 각 열이 각각 전용의 메모리버스(52)에 연결되어 독출·기록을 할 수 있도록 된 메모리(51)와, 1개 이상의 뱅크번호를 유지하는 뱅크번호유지수단(53), 이 뱅크번호유지수단(53)의 출력에 의해 상기 메모리(51)중 일련의 데이터군을 선택하기 위한 뱅크선택수단(54), 1개 이상의 레지스터번호를 유지하는 레지스터번호유지수단(55), 이 레지스터번호유지수단(55)의 출력에 의해 상기 일련의 데이터군에 대해 1개 이상의 레지스터의 데이터를 선택하는 레지스터선택수단(56) 및, 외부데이터버스(57)를 구비하여 구성되고, 독출시에는 상기 일련의 데이터군이 1뱅크내의 모든 레지스터의 데이터에 의해 구성되면서 그 데이터가 상기 메모리버스(52)로 출력되며, 이 출력이 상기 레지스터선택수단(56)에 의해 선태되어 상기 외부데이터버스(57)로 출력되는 것을 특징으로 한다.
즉, 본 발명은, 뱅크신호의 디코더신호만으로 그 뱅크번호에 대응하는 뱅크의 전체 레지스터가 선택되도록 메모리를 구성하게 되는데, 이와 같은 구성은 예컨대 집적회로 RAM의 구조에 보다 유사하기 때문에 레지스터로서 RAM을 사용할 수 있게 된다. 그리고 1뱅크분을 일괄해서 RAM으로부터 선택해서 유지함으로써 고속처리가 가능하게 되고, 또 RAM은 레지스터선택수단으로 이용되는 멀티플렉서에 접속되며, 독출, 기록이 상기 멀티플렉서를 통해 처리되게 된다. 또 멀티플렉서는 레지스터번호에 의해 제어되고, 임의의 레지스터를 선택할 수 있도록 되어 있어 필요에 따라 복수의 멀티플렉서를 이용해서 복수의 레지스터를 동시에 억세스할 수 있게 된다.
[실시예]
이하, 예시도면 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.
제1도는 본 발명에 따른 실시예의 개략적구성도이고, 제2도 제1도에 나타낸 구성을 더욱 구체화시킨 도면으로, 즉 본 구성은 각 행이 각각 복수 블럭의 레지스터로 이루어진 뱅크를 구성하면서 각 열이 각각 전용의 메모리버스(52)에 연결되어 독출·기록을 할 수 있도록 된 메모리(51)와, 1개 이상의 뱅크번호를 유지하는 뱅크번호유지수단(53), 이 뱅크번호유지수단(53)의 출력에 의해 상기 메모리중 일련의 데이터군을 선택하기 위한 뱅크선택수단(54), 1개 이상의 레지스터번호를 유지하는 레지스터번호유지수단(55) 및, 이 레지스터번호유지수단(55)의 출력에 의해 상기 일련의 데이터군에 대해 1개 이상의 레지스터의 데이터를 선택하는 레지스터선택수단(56)를 구비해서, 독출시 상기 일련의 데이터군이 1뱅크내의 전체 레지스터의 데이터에 의해 구성되고, 이것이 메모리버스(52)로 출력되며, 이 출력이 레지스터선택수단(56)에 선택되어 데이터버스(57)로 출력된다.
제2도에서는 뱅크번호유지수단(53)이 뱅크포인터로, 뱅크선택수단(54)이 행디코더로, 레지스터번호유지수단(55)이 레지스터포인터(551, 552)로, 레지스터선택수단(56)이 멀티플렉서로 각각 실현되고 있는데, 여기서 레지스터의 1블럭(R)은 1비트 레지스터이거나 복수 비트 레지스터이어도 관계가 없다. 또한 본 예는 뱅크수 8, 각 뱅크내의 레지스터수 8, 각 레지스터길이 8비트, 동시에 억세스할 수 있는 레지스터수 2인 레지스터뱅크회로로 되어 있다. 또한 본 예에서는 독출·기록이 가능한 메모리(51)와, 뱅크번호를 유지하는 뱅크포인터(3비트)와 그 출력을 디코드하는 ROW 디코더(출력 8개)를 갖추고 있고, 메모리(51)는 ROW디코더(54)의 출력에 대응해서 8개의 뱅크로 나누어져 있으며, 또 상기 메모리(51)는 횡방향으로 늘어선 일련의 레지스터군(R0~R7)으로 1뱅크를 형성하고 있다. 여기서 뱅크포인터(53)에 임의의 뱅크번호(0~7)를 설정하면, 그 출력은 행디코더(54)로 입력되고 행디코더는 이를 디코드해서 설정된 뱅크번호에 대응하는 1개의 출력신호를 유효한 상태로 천이시킨다. 따라서 메모리의 8뱅크내의 1뱅크가 선택되고, 그 선택된 뱅크내의 전체 레지스터(R0~R7)는 각각 전용의 메모리버스(52)를 통해 멀티플렉서로 접속되며, 이때 선택되지 않은 뱅크의 각 레지스터가 메모리버스(52)로부터 전기적으로 절연되게 된다.
또 본 예에 있어서, 도면의 멀티플렉서(56)는 레지스터번호를 유지하는 레지스터포인터(551; 3비트)와, 이것과는 독립적으로 레지스터번호를 유지하는 레지스터포인터(552; 3비트)에 접속되어 있고, 2개의 레지스터포인터의 출력에 따라 메모리버스(52)의 선택을 수행하게 되는데, 상기 레지스터포인터(551)에 의해 선택된 메모리버스는 데이터버스(571)와, 레지스터포인터(552)에 의해 선택된 메모리버스는 데이터버스(571)와 멀티플렉서(56)를 통해 접속된다. 그리고 도면에 나타낸 바와 같이 메모리버스(MBR0~MBR7)는 각각 레지스터번호와 1대 1로 대응하고 있고, 상기한 바와 같이 메모리버스(52)가 멀티플렉서(56)를 통해 외부버스(데이터버스(571), 데이터버스(572))와 접속됨으로써 각 레지스터의 독출과 기록이 수행된다.
즉, 독출시에는 뱅크포인터(53)에서 1행의 뱅크가 선택되어 그 뱅크의 레지스터(R0~R7)까지의 데이터가 메모리버스(52)로 출력되고, 그 출력중 레지스터포인터(551, 552)에 의해 지정된 것이 멀티플렉서(56)를 매개로 데이터버스(571, 572)로 출력된다.
한편, 기록시에는 레지스터포인터(551, RR2)로 임의 수(본 예에서는 2개)의 레지스터를 선택하고, 뱅크포인터(53)로 임의(본 예에서는 1개)의 뱅크를 지정해서, 이 지정된 뱅크의 2개의 레지스터(R)에 데이터를 기록하면 된다.
이상과 같이 본 실시예의 회로에서는 한번 레지스터포인터를 설정하면, 메모리(51)중 1뱅크분의 8개의 레지스터가 항상 행디코더(54)에 의해 선택되어 메모리버스를 경유해서 멀티플렉서와 접속되어 있다. 따라서 뱅크내 레지스터의 독출과 기록은 임의의 레지스터번호를 레지스터포인터로 설정하는 것만으로 되고, 2개의 레지스터포인터(551, 552)에 독립해서 레지스터번호를 설정함으로써 동시에 2개의 다른 레지스터를 억세스할 수 있게 되며, 또 본 실시예의 메모리(51)를 용이하게 RAM구조로 할 수도 있다. 즉, 메모리(51)의 부분을 RAM셀로 구성하고, 행디코더에 의해 선택되는 셀이 1뱅크분의 전체의 레지스터에 대응하도록 한다. 또 열디코더 및 선택키 대신 멀티플렉서(56)를 도면에 나타낸 바와 같이 배치함으로써 실현할 수 있다. 또, RAM셀의 선택은 뱅크번호를 바꾸지 않는 한 항상 일정하고, 이러한 한도에서 RAM의 억세스시간은 불필요하게 된다. 본 예에서는 뱅크수 8, 뱅크내의 레지스터수 8, 각 레지스터길이 8비트, 동시에 억세스할 수 있는 레지스터수 2로 했지만, 이에 한정될 필요는 없고, 뱅크포인터길이, 레지스터포인터수, 멀티플렉서등을 변환시킴으로서 레지스터뱅크회로를 구성할 수 있다.
한편, 본원 청구범위의 각 구성요소에 병기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예를 한정할 의도에서 병기한 것은 아니다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 종래 제3방식에서는 레지스터로서 RAM을 사용하여 뱅크번호 및 레지스터번호로 부터 1개의 어드레스를 생성해서 레지스터를 억세스하도록 했기 때문에 동일한 뱅크내의 레지스터에서도 매회 레지스터를 억세스할 때마다 상기 어드레스를 다시 인가할 수 없었고, 또 원리적으로 1회로에 1개의 레지스터만 억세스하는 것이 불가능하였다.
이에 대해, 본 발명은 뱅크번호의 디코드신호에 의해 뱅크분의 전체 레지스터를 선택할 수 있기 때문에 뱅크내의 레지스터를 억세스할 때에는 레지스터번호에 의해 멀티플렉서등의 레지스터선택수단을 절환만하면 되므로 뱅크번호를 절환할때까지 메모리의 선택을 다시 할 필요가 없게 된다. 도 멀티플렉서를 복수로 사용함으로써 복수의 레지스터번호를 지정할 수도 있기 때문에 한번으로 복수의 레지스터를 억세스할 수 있게 된다.
따라서 레지스터의 억세스마다 억세스시간이 불필요하게 되고, 뱅크가 절환될때만 억세스시간이 존재하는 것으로 되기 때문에 고속억세스가 가능하게 된다.
또, 종레 제4도~제6도의 방식에서 레지스터래치에 의해 레지스터를 형성하기 때문에 회로규모가 크게 되거나 디코더의 출력 갯수도 많아지게 되어 집적회로로 실현할 경우 면적이 매우 크게 되는 결점이 있었다. 또 레지스터수나 뱅크수의 증감에 대해서도 회로규모가 큰 디코더의 설계변경을 필요로 하기 때문에 유연성이 없었다.
이에 대해 본 발명은 레지스터로서 RAM의 구성을 이용할 수 있고, 디코더와 멀티플렉서등이 작아도 된다. 또, 레지스터수의 증감도 주로 회로가 소규모인 디코더와 메모리의 증감만으로 되기 때문에 유연성이 좋아지게 된다.
상기한 바와 같이 본 발명은, 회로규격, 고속성, 레지스터수의 유연성이 양호한 레지스터뱅크회로를 용이하면서 저렴하게 실현할 수 있게 된다. 특히, 마이크로컴퓨터드의 집적 회로에다 조립하면 칩면적의 점유율이나 시스템능력등에 있어서, 그 가치를 충분하게 발휘해서 비용효과가 양호한 우수한 회로를 실현할 수 있게 된다.

Claims (3)

  1. 각 행이 각각 보수 블럭의 레지스터로 이루어진 뱅크를 구성하면서 각 열이 각각 전용의 메모리버스(52)에 연결되어 독출·기록을 할 수 있도록 된 메모리(51)와, 1개 이상의 뱅크번호를 유지하는 뱅크번호유지수단(53), 이 뱅크번호유지수단(53)의 출력에 의해 상기 메모리(51)중 일련의 데이터군을 선택하기 위한 뱅크선택수단(54), 1개 이상의 레지스터번호를 유지하는 레지스터번호유지수단(55), 이 레지스터번호유지수단(55)의 출력에 의해 상기 일련의 데이터군에 대해 1개 이상의 레지스터의 데이터를 선택하는 레지스터선택수단(56) 및, 외부데이터버스(57)를 구비하여 구성되고, 독출시에는 상기 일련의 데이터군이 1뱅크내의 모든 레지스터의 데이터에 의해 구성되면서 그 데이터가 상기 메모리버스(52)로 출력되며, 이 출력이 상기 레지스터선택수단(56)에 의해 선택되어 상기 외부데이터버스(57)로 출력되는 것을 특징으로 하는 레지스터 뱅크회로.
  2. 제1항에 있어서, 기록시에는 상기 레지스터선택수단(56)에 의해 지정된 1개 이상의 레지스터의 내부이면서 상기 뱅크선택수단(54)에 의해 지정된 1뱅크 중의 레지스터에 데이터가 기록되는 것을 특징으로 하는 레지스터뱅크회로.
  3. 제1항에 있어서, 상기 레지스터번호유지수단(55)이 복수 설치되고, 한번으로 복수의 레지스터에 대해 억세스하는 것을 특징으로 하는 레지스터뱅크회로.
KR1019890019732A 1989-01-13 1989-12-27 레지스터뱅크회로 KR930007185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP743289 1989-01-13
JP1-007432 1989-01-13

Publications (2)

Publication Number Publication Date
KR900012271A KR900012271A (ko) 1990-08-03
KR930007185B1 true KR930007185B1 (ko) 1993-07-31

Family

ID=11665705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019732A KR930007185B1 (ko) 1989-01-13 1989-12-27 레지스터뱅크회로

Country Status (4)

Country Link
US (2) US5450566A (ko)
EP (1) EP0381940B1 (ko)
KR (1) KR930007185B1 (ko)
DE (1) DE69025782T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007185B1 (ko) * 1989-01-13 1993-07-31 가부시키가이샤 도시바 레지스터뱅크회로
DE19625627C2 (de) * 1996-06-26 1998-09-03 Siemens Ag Mikroprozessorvorrichtung
US5845130A (en) * 1996-09-11 1998-12-01 Vlsi Technology, Inc. Mailbox traffic controller
US5941974A (en) * 1996-11-29 1999-08-24 Motorola, Inc. Serial interface with register selection which uses clock counting, chip select pulsing, and no address bits
US6175892B1 (en) * 1998-06-19 2001-01-16 Hitachi America. Ltd. Registers and methods for accessing registers for use in a single instruction multiple data system
DE10122309A1 (de) * 2001-05-08 2002-11-21 Systemonic Ag Adressgeneriereinheit
GB2419006B (en) 2002-04-22 2006-06-07 Micron Technology Inc Providing a register file memory with local addressing in a SIMD parallel processor
TW200511111A (en) * 2003-07-30 2005-03-16 Koninkl Philips Electronics Nv Microcontroller with an interrupt structure having programmable priority levels with each priority level associated with a different register set
US7283418B2 (en) * 2005-07-26 2007-10-16 Micron Technology, Inc. Memory device and method having multiple address, data and command buses
US8938590B2 (en) * 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748451A (en) * 1970-08-21 1973-07-24 Control Data Corp General purpose matrix processor with convolution capabilities
US4491937A (en) * 1982-02-25 1985-01-01 Trw Inc. Multiport register file
JPS58225432A (ja) * 1982-06-24 1983-12-27 Toshiba Corp 要求バツフア装置
JPS5998387A (ja) * 1982-11-26 1984-06-06 Nec Corp メモリ回路
US4727474A (en) * 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
US4901230A (en) * 1983-04-25 1990-02-13 Cray Research, Inc. Computer vector multiprocessing control with multiple access memory and priority conflict resolution method
JPS6010492A (ja) * 1983-06-29 1985-01-19 Fujitsu Ltd 半導体記憶装置
JPS6015771A (ja) * 1983-07-08 1985-01-26 Hitachi Ltd ベクトルプロセッサ
US4628489A (en) * 1983-10-03 1986-12-09 Honeywell Information Systems Inc. Dual address RAM
JPS618785A (ja) * 1984-06-21 1986-01-16 Fujitsu Ltd 記憶装置アクセス制御方式
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
JPS625441A (ja) * 1985-02-18 1987-01-12 Nec Corp 情報処理装置
JPS61292741A (ja) * 1985-06-20 1986-12-23 Nec Corp 演算処理装置
US4805133A (en) * 1985-12-20 1989-02-14 Greenfield S Edmund Processor memory element and a new computer architecture
JP2545789B2 (ja) * 1986-04-14 1996-10-23 株式会社日立製作所 情報処理装置
EP0253161B1 (en) * 1986-06-25 1991-10-16 Nec Corporation Testing circuit for random access memory device
JPS63239675A (ja) * 1986-11-27 1988-10-05 Toshiba Corp 半導体記憶装置
JPS63244245A (ja) * 1987-03-31 1988-10-11 Toshiba Corp 並列アクセス可能な多次元メモリ装置
JPH0760594B2 (ja) * 1987-06-25 1995-06-28 富士通株式会社 半導体記憶装置
US4914577A (en) * 1987-07-16 1990-04-03 Icon International, Inc. Dynamic memory management system and method
US4908748A (en) * 1987-07-28 1990-03-13 Texas Instruments Incorporated Data processing device with parallel circular addressing hardware
EP0306244B1 (en) * 1987-09-04 1995-06-21 Digital Equipment Corporation Fault tolerant computer system with fault isolation
US4926323A (en) * 1988-03-03 1990-05-15 Advanced Micro Devices, Inc. Streamlined instruction processor
US4953131A (en) * 1988-09-07 1990-08-28 Unisys Corporation Unconditional clock and automatic refresh logic
KR930007185B1 (ko) * 1989-01-13 1993-07-31 가부시키가이샤 도시바 레지스터뱅크회로

Also Published As

Publication number Publication date
DE69025782T2 (de) 1996-11-14
EP0381940B1 (en) 1996-03-13
DE69025782D1 (de) 1996-04-18
US5588133A (en) 1996-12-24
KR900012271A (ko) 1990-08-03
EP0381940A1 (en) 1990-08-16
US5450566A (en) 1995-09-12

Similar Documents

Publication Publication Date Title
US4467443A (en) Bit addressable variable length memory system
US5226134A (en) Data processing system including a memory controller for direct or interleave memory accessing
EP0263924B1 (en) On-chip bit reordering structure
KR0184091B1 (ko) 다이나믹형 메모리
KR100463202B1 (ko) 반도체 메모리 장치의 패드 및 주변 회로 레이아웃
KR960700476A (ko) 프레임 버퍼용 출력 스위칭 회로의 구조(architecture of output switching circuitry for frame buffer)
KR930007185B1 (ko) 레지스터뱅크회로
GB1360930A (en) Memory and addressing system therefor
KR950030151A (ko) 반도체 기억장치
US6081479A (en) Hierarchical prefetch for semiconductor memories
US7173874B2 (en) Compact decode and multiplexing circuitry for a multi-port memory having a common memory interface
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
TWI473014B (zh) 增強型微處理器或微控制器
KR960012026A (ko) 반도체 기억장치
US4800535A (en) Interleaved memory addressing system and method using a parity signal
US7355917B2 (en) Two-dimensional data memory
US4559611A (en) Mapping and memory hardware for writing horizontal and vertical lines
KR100205351B1 (ko) 반도체 기억 장치의 주소 정렬 장치
JP2950427B2 (ja) レジスタバンク回路
SU1128253A1 (ru) Устройство дл формировани адресов регистровой пам ти
JP3965620B2 (ja) 記憶装置および記憶方法並びにデータ処理システム
JPS61180991A (ja) 半導体メモリ
KR920002073B1 (ko) 데이터 메모리 확장장치
JPH05173927A (ja) アドレス拡張制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090626

Year of fee payment: 17

EXPY Expiration of term