JPS61180991A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPS61180991A
JPS61180991A JP61023777A JP2377786A JPS61180991A JP S61180991 A JPS61180991 A JP S61180991A JP 61023777 A JP61023777 A JP 61023777A JP 2377786 A JP2377786 A JP 2377786A JP S61180991 A JPS61180991 A JP S61180991A
Authority
JP
Japan
Prior art keywords
data
data lines
bits
memory
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61023777A
Other languages
English (en)
Other versions
JPS6321279B2 (ja
Inventor
Kiyoo Ito
清男 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61023777A priority Critical patent/JPS61180991A/ja
Publication of JPS61180991A publication Critical patent/JPS61180991A/ja
Publication of JPS6321279B2 publication Critical patent/JPS6321279B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリに関し、特に、メモリの周辺回路
に関するものである。
〔従来の技術〕
従来のＩＭＯ８Ｔセルを用いたメモリでは、特開昭４８
−７３０３１に記載されるごとく２本のデータ線にあら
れれた差動の信号を検出するためにプリアンプ（通常フ
リップフロップ使用）が使われる。このプリアンプから
みて、上記２本のデータ線には常に高低といった反対の
電圧があられれる。またこの２本のデータ線のいずれか
のデータ線にのみ入出力データ信号を与える回路が付加
されていた６ 〔発明が解決しようとする問題点〕 上記従来技術に示される構成である場合、入力は一ケ所
のみから行なわれるにすぎなかった。
このために他の片方のデータ線は有効に使われていなか
った（第１図）。更に、平衡すべき１対のデータ線の電
気的バランスがとれない欠点があった。
本発明の目的は、全データ線を有効に用いることができ
る半導体メモリを提供することであり、又、１対のデー
タ線の電気的平衡をくずさない半導体メモリを提供する
ことにある。
〔問題点を解決するための手段〕
本発明では、１対のデータ線の夫々に信号入出力用のボ
ートを設けることにより、データ線を有効に用い、更に
電気的平衡を保った。
電気的平衡は、１対のデータ線それぞれに、入出力ポー
トが接続されることにより得られる。
〔実施例〕
本発明では、第２図に示すように従来使用されていなか
ったデータ線を有効に用いるために、このデータ線にシ
フトレジスタＳＲを設ける。したがって従来通り選択さ
れた１ビツトに対しては、ランダムに読み出せたり、書
きこめたりできる他に、１本のワード線につながる全ビ
ットに対して、このＳＲを通して書きこめたり読み出せ
たりといった並列処理もできる。すなわち１本のワード
線が選択された場合に、それにつながる全ビットからの
読み出し信号がＳＲにとり入れられて、外部に直列にと
り出され、同時に全ビットの読み出し信号の中の１ピツ
１へのみＹデコーダを通して外部にもデータとしてとり
出せる。またＳＲとＹデコーダの動作を選択的に行なえ
ば、Ｙデコーダを通した１ビツトのデータと、ＳＲを通
した多数ビットのデータのいずれかを選択的にとり出す
ことも可能である。また書きこみも、ＳＲを用いれば、
同一ワード線につながる全ビットに同時に行なうことも
できるし、従来通りＹデコーダを通してランダム１にビ
ットに対して行なうこともできる。
また、またあきらかにこのＳＲは、１本のワード線につ
ながる全ビットの検査を同時に行なうための手段にも使
える。
なおＳＲとＹＤをプリアンプからみて同じ側のデータ線
に配置することも原理的にはできるが、一般にＹＤ、Ｓ
Ｒの占有面積が大なためレイアウト上得策ではない。ま
た電気的に平衡すべき２本のデータ線（たとえばｄｏ、
ｄｏ）の平衡度をくずさないためにも、ＹＤ、ＳＲは、
互いに異なったデータ線に配置するのがよい。
〔発明の効果〕
以上の・ように従来のＩＭＯ８Ｔセル方式メモリの２本
のデータ線の、片側のデータ線にＹデコーダ、他の片側
のデータ線にシフトレジスタを配すれば、電気的平衡を
くずさないメモリが得られる。
なお以上の説明はＩＭＯ５Ｔセルを用いた例であるが、
一般のメモリにも適用できることは明らかである。
【図面の簡単な説明】
第１図：従来のＩＭＯ５Ｔセルを用いたメモリ第２図：
本発明のシフトレジスタを付加したメモモリ ＹＤ：デコーダ、　Ｗｉ　、　Ｗｊ　：ワード線％Ｍ：
セル、ＰＡ、−ＰＡ３：プリアンプ、ｄｏ、ｄｏ：デー
タ線、Ｄｉ、Ｄｏ：それぞれデータ入力、データ出力、
ＳＲ：シフトレジスタ

Claims (1)

  1. 【特許請求の範囲】 １、複数のワード線と、複数のデータ線と、上記ワード
    線と上記データ線の交点に設けられた複数のメモリセル
    と上記データ線に接続されたプリアンプとを有する半導
    体メモリにおいて、上記メモリセルの信号の読み出し又
    は、書き込みを行う第１の手段、 上記メモリセルの信号を並列に読み出し順次出力するこ
    と及び上記メモリセルへの信号を順次読み込み並列に書
    込むことの少なくともいずれかをなす第２の手段を有す
    ることを特徴とする半導体メモリ。
JP61023777A 1986-02-07 1986-02-07 半導体メモリ Granted JPS61180991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61023777A JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61023777A JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59070847A Division JPS605496A (ja) 1984-04-11 1984-04-11 半導体メモリ

Publications (2)

Publication Number Publication Date
JPS61180991A true JPS61180991A (ja) 1986-08-13
JPS6321279B2 JPS6321279B2 (ja) 1988-05-06

Family

ID=12119765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61023777A Granted JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Country Status (1)

Country Link
JP (1) JPS61180991A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1292934C (en) * 1988-05-20 1991-12-10 Donald G. Beckett Microwave heating material
JPH0676061U (ja) * 1993-03-30 1994-10-25 雪印乳業株式会社 食品容器
CN1065498C (zh) * 1995-06-09 2001-05-09 原弘 保持信息记录载体用的保管夹

Also Published As

Publication number Publication date
JPS6321279B2 (ja) 1988-05-06

Similar Documents

Publication Publication Date Title
US5089992A (en) Semiconductor memory device and a data path using the same
CN1118068C (zh) 寄存器文件读/写单元
JPS59165293A (ja) メモリ・アレイ
KR910013274A (ko) 이중 포트 dram 및 그 동작 방법
US4667310A (en) Large scale circuit device containing simultaneously accessible memory cells
JPH0378720B2 (ja)
US3968480A (en) Memory cell
KR880000968A (ko) 반도체 기억장치
JPS61239491A (ja) 電子装置
JPS61180991A (ja) 半導体メモリ
JPH023163A (ja) 多ポートメモリ
JPH01307091A (ja) マルチポートメモリ
US4241413A (en) Binary adder with shifting function
JPS5827439Y2 (ja) モリの番地選択回路
US5621696A (en) Virtual multiple-read port memory array
JPS605496A (ja) 半導体メモリ
JPH07312099A (ja) デュアルポートｒａｍのテスト方法
JPH0255877B2 (ja)
JPS6231100A (ja) メモリ集積回路
JPH0713859B2 (ja) マルチポートメモリ装置
JPS61150184A (ja) メモリ装置
JPH0746519B2 (ja) 半導体装置
JPS62175993A (ja) マルチポ−トメモリ
JPS60150291A (ja) メモリ回路の読み出し方法
RU2089012C1 (ru) Базовый матричный кристалл оперативного запоминающего устройства