KR930002926A - 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 위한 장치 - Google Patents

이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 위한 장치 Download PDF

Info

Publication number
KR930002926A
KR930002926A KR1019920013149A KR920013149A KR930002926A KR 930002926 A KR930002926 A KR 930002926A KR 1019920013149 A KR1019920013149 A KR 1019920013149A KR 920013149 A KR920013149 A KR 920013149A KR 930002926 A KR930002926 A KR 930002926A
Authority
KR
South Korea
Prior art keywords
frame buffer
data
frame
writing
frame buffers
Prior art date
Application number
KR1019920013149A
Other languages
English (en)
Other versions
KR100196686B1 (ko
Inventor
프리엠 커티스
말라코우스키 크리스
맥킨타이어 브루스
모패트 거이
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930002926A publication Critical patent/KR930002926A/ko
Application granted granted Critical
Publication of KR100196686B1 publication Critical patent/KR100196686B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Abstract

내용 없음.

Description

이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 위한 장치할
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이중버퍼링을 제공하기 위한 본 발명에 따르는 배열의 블럭도.

Claims (4)

  1. 다음과 같은 구성요소, 즉 제1프레임 버퍼, 제2프레임 버퍼, 제2프레임 버퍼로 부터 출력 디스플레이 장치로 데이타를 전송하기 위한 수단. 및 다음과 같은 2수단으로 구성된 수단, 즉 단지 제1프레임 버퍼로 신규 데이타를 기록하기 위한 수단, 및 동일한 동작중, 제1프레임 버퍼로 부터 데이타를 판독하고 제2프레임 버퍼로 판독데이타를 기록하기 위한 수단을 구비하는 각 프레임 버퍼에 대한 데이타의 전송을 제어하기 위한 수단으로 구성되는 것을 특징으로 하는 출력 디스플레이 시스템.
  2. 제1항에 있어서, 동작 동안 제1프레임 부터의 데이타의 기록 및 제2프레임 버퍼로의 상기 판독된 데이타를 기록하기 위한 수단이, 제1 및 재2프레임 버퍼의 행 액세스에 대한 번지를 동시에 선택하고, 제1 및 제2프레임 버퍼의 열 액세스에 대한 번지를 동시에 선택하기 위한 제어수단으로 구성되는 것을 특징으로 하는 출력 디스플레이 시스템.
  3. 다음과 같은 단계, 즉 재1프레임 버퍼로 디스플레이된 신규 데이타를 전송하는 단계, 제1프레임 버퍼로 부터 디스플레이를 갱신하기 위해 데이타를 판독하는 동시에 제2프레임 버퍼로 그 데이타를 기재하는 단계, 및 제2프레임 버퍼로 부터 출력 디스플레이로 데이타의 프레임을 전송하는 단계로 구성되는 것을 특징으로 하는 출력 디스 플레이 시스템으로의 데이타의 전송을 제어하는 방법.
  4. 제3항에 있어서, 제1프레임 버퍼로 부터 디스플레이를 갱신하기 위한 데이타의 판독과 동시에 그 데이타를 제2프레임 버퍼로 기록하는 단계가, 제1및 재2프레임 버퍼의 행 액세스에 대한 번지를 선택하는 동시에 제1 및 제2프레임 버퍼의 열 액세스에 대한 번지를 선택하는 단계를 더 포함되는 것을 특징으로 하는 출력 디스플레이 시스템으로의 데이타의 전송을 제어하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920013149A 1991-07-26 1992-07-23 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 KR100196686B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US73668691A 1991-07-26 1991-07-26
US736,686 1991-07-26
US736686 1991-07-26

Publications (2)

Publication Number Publication Date
KR930002926A true KR930002926A (ko) 1993-02-23
KR100196686B1 KR100196686B1 (ko) 1999-06-15

Family

ID=24960883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013149A KR100196686B1 (ko) 1991-07-26 1992-07-23 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치

Country Status (4)

Country Link
EP (1) EP0525986B1 (ko)
JP (1) JPH06214549A (ko)
KR (1) KR100196686B1 (ko)
DE (1) DE69215155T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7720672B1 (en) 1995-12-29 2010-05-18 Wyse Technology Inc. Method and apparatus for display of windowing application programs on a terminal
DE19655400B4 (de) * 1995-12-29 2011-03-17 Wyse Technology, Inc., San Jose Terminal zum Kommunizieren mit einem Server
US7554551B1 (en) 2000-06-07 2009-06-30 Apple Inc. Decoupling a color buffer from main memory
ATE345650T1 (de) * 2000-09-07 2006-12-15 Actuality Systems Inc Volumetrische bildanzeigevorrichtung
JP3611511B2 (ja) 2000-09-27 2005-01-19 三菱電機株式会社 マトリクス型表示装置及び画像データ表示方法並びに携帯情報端末装置
FI115802B (fi) * 2000-12-04 2005-07-15 Nokia Corp Kuvakehyksien päivittäminen muistillisessa näytössä
JPWO2002060175A1 (ja) * 2001-01-25 2004-05-27 ソニー株式会社 データ転送装置
KR100469820B1 (ko) 2004-06-29 2005-02-03 엔에이치엔(주) 화면 갱신 방법 및 그 시스템
KR100843615B1 (ko) * 2006-05-24 2008-07-04 엠텍비젼 주식회사 효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법
US20090184972A1 (en) * 2008-01-18 2009-07-23 Qualcomm Incorporated Multi-buffer support for off-screen surfaces in a graphics processing system
US20110279464A1 (en) * 2010-05-11 2011-11-17 Amulet Technologies, Llc Auto Double Buffer in Display Controller
CN113066450B (zh) * 2021-03-16 2022-01-25 长沙景嘉微电子股份有限公司 图像显示方法，装置，电子设备及存储介质
CN113450733A (zh) * 2021-06-11 2021-09-28 上海跳与跳信息技术合伙企业(有限合伙) 一种屏幕刷新的方法与显示***、用户设备
KR20230160542A (ko) 2022-05-17 2023-11-24 주식회사 두라스택 흡음 또는 차음이 가능한 적층 블록체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0312720A3 (en) * 1987-10-20 1990-06-13 Tektronix Inc. Double buffered graphics design system
US5008816A (en) * 1987-11-06 1991-04-16 International Business Machines Corporation Data processing system with multi-access memory
GB2215959A (en) * 1988-03-23 1989-09-27 Benchmark Technologies Graphics display system

Also Published As

Publication number Publication date
DE69215155T2 (de) 1997-06-19
JPH06214549A (ja) 1994-08-05
EP0525986B1 (en) 1996-11-13
EP0525986A3 (en) 1993-07-21
KR100196686B1 (ko) 1999-06-15
EP0525986A2 (en) 1993-02-03
DE69215155D1 (de) 1996-12-19

Similar Documents

Publication Publication Date Title
KR930002926A (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 위한 장치
KR920013134A (ko) 이중 버퍼 표시 시스템의 작동속도 증가를 위한 방법 및 장치
DE3751514D1 (de) Adressieranordnung für RAM-Puffer-Steuereinrichtung.
KR930002927A (ko) 변형가능한 디스플레이 메모리 제공방법 및 장치
WO1997029456A1 (fr) Imageur
KR970049406A (ko) 그래픽 오버레이속도 향상기능을 갖는 화상처리장치
DE69602013T2 (de) Parallelverarbeitungsredundanzs-vorrichtung und -verfahren für schnellere zugriffszeit und kleinere matrizeoberfläche
JPH07504997A (ja) ２重スキャンｌｃｄパネル駆動用のアドレス変換を用いたｖｇａ制御器と駆動方法
KR910010506A (ko) 반도체 장치
KR950033858A (ko) 데이타 전송 방법 및 장치
KR900007186A (ko) 컴퓨터시스템의 출력 디스플레이를 빠르게 지우는 장치
KR950013262A (ko) 동영상 복호기의 메모리 장치
KR100227272B1 (ko) 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
KR950009451A (ko) 데이타처리 시스템
KR950033868A (ko) 데이타 처리 장치
KR920022289A (ko) 영상 부분 표시 장치
KR970076273A (ko) 캐쉬 메모리 컨트롤러 및 이를 제공하는 방법
KR940001434A (ko) 화상용 메모리 장치
KR970049620A (ko) 데이터 전송 제어 장치
KR910005288A (ko) 디지탈 vtr의 인덱스 서치방법 및 그 장치
JPH03156650A (ja) 画像メモリの間接アドレッシング方式
KR950022608A (ko) 데이타의 고속 탐색을 위한 하드웨어 구동장치
KR930011590A (ko) 프린터의 화상 데이타 전송장치
JPH07271967A (ja) ビデオｒａｍ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030206

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee