KR950033858A - 데이타 전송 방법 및 장치 - Google Patents

데이타 전송 방법 및 장치 Download PDF

Info

Publication number
KR950033858A
KR950033858A KR1019950001679A KR19950001679A KR950033858A KR 950033858 A KR950033858 A KR 950033858A KR 1019950001679 A KR1019950001679 A KR 1019950001679A KR 19950001679 A KR19950001679 A KR 19950001679A KR 950033858 A KR950033858 A KR 950033858A
Authority
KR
South Korea
Prior art keywords
function
table memory
memory
information
access
Prior art date
Application number
KR1019950001679A
Other languages
English (en)
Other versions
KR100315884B1 (ko
Inventor
마사아끼 가또
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR950033858A publication Critical patent/KR950033858A/ko
Application granted granted Critical
Publication of KR100315884B1 publication Critical patent/KR100315884B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 다수의 장치와 상기 장치와 관련있는 어드레스 영역을 가지는 메모리 사이의 데이타 전송방법을 개시하고 있는데, 이러한 방법은 상기 장치에 대한 액세싱, 데이타 전송 장치의 제어 동작과 관련한 다수의 기능을 나타내는 기능 정보를 가지는 테이블 메모리에서 기능 정보를 순차적으로 판독하며, 판독 기능 정보에 대응하는 기능을 선택하며, 그리고 선택된 기능에 따라 제어 동작을 행하는 단계를 포함하며, 또한 복수의 장치와 그 장치와 관련있는 어드레스 영역을 가지는 메모리 사이에서 데이타를 전송하는 장치가 개시되는데 상기 방법 및 장치에 의해서, 전용 동작을 위한 요구와 부합하고, 상기 동작이 행해지고 있는 시간 프레임에서의 낭비적인 시간소모를 제거하기에 적합하게 데이타 전송이 행해진다.

Description

데이타 전송 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 제1데이타 전송 장치를 도시한 블럭도, 제6도는 본 발명에 따른 제2데이타 전송장치를 도시한 블럭도.

Claims (8)

  1. 다수의 장치와 상기 장치와 관련 있는 어드레스 영역을 가지는 메모리 사이에서 데이타를 전송하는 방법에 있어서, 상기 장치에의 액세싱 및 데이타 전송 장치와 제어 동작과 관련한 다수의 기능을 나타내는 기능 정보가 내부에 기록된 테이블 메모리에서 기능 정보를 순차적으로 판독하는 단계; 상기 판독 기능 정보에 대응하는 기능을 선택하는 단계; 및 선택된 기능에 따라 제어 동작을 행하는 단계를 포함하는 것을 특징으로 하는 데이타 전송 방법.
  2. 제1항에 있어서, 상기 기능은 CPU에의 액세싱, 메모리 리프레싱 및 다수의 기록/재생 수단에 대한 액세싱을 포함하는 것을 특징으로 하는 데이타 전송 방법.
  3. 제1항에 있어서, 상기 기능 정보는 재기록 될 수 있는 것을 특징으로 하는 데이타 전송 방법.
  4. 다수의 장치와 상기 장치와 관련있는 어드레스 영역이 있는 메모리 사이에서 데이타를 전송하는 장치에 있어서, 상기 장치의 제어 동작 및 상기 다수의 장치에 대한 액세싱을 포함하는 다수의 기능을 나타내는 기능정보가 내부에 기록된 테이블 메모리수단, 상기 테이블 메모리수단에 어드레스 정보를 제공하는 수단, 상기 테이블 메모리 수단의 기능 정보에 근거하여 상기 메모리와 관련있는 장치에 어드레스 정보를 발생하는 수단, 및 상기 테이블 메모리 수단이 출력한 기능 정보에 대응하는 기능 선택 신호를 출력하는 디코딩 수단을 포함하는 것을 특징으로 하는 데이타 전송 장치.
  5. 다수의 장치와 상기 장치와 관련있는 어드레스 영역을 가지는 메모리 사이에서 데이타를 전송하는 장치에 있어서, 다수의 메모리, 데이타를 기록/재생하는 다수의 기록/재생수단, 상기 메모리와 기록/재생수단 사이에서 데이타를 입출력 시키며, 최소한 상기 장치에 대한 액세싱을 제어하는 제1제어수단, 상기 기록/재생 수단과 상기 메모리 사이에서의 데이타 입출력을 제어하는 다수의 제2제어 수단, 데이타 전송장치의 제어 동작 및 상기 장치에의 액세싱과 관련한 다수의 기능을 나타내는 기능 정보가 내부에 기록된 테이블 메모리 수단, 상기 테이블 메모리 수단에 어드레스 정보를 공급하는 수단, 상기 테이블 메모리 수단의 기능 정보에 근거한 상기 메모리와 관련있는 다수의 슬레이브 유닛용의 어드레스 정보를 발생하는 어드레스 발생 수단 및, 상기 테이블 메모리 수단이 출력한 기능 정보 또는 다수의 유닛에 대응하는 기능 선택 신호를 출력하는 디코딩 수단을 포함하는 것을 특징으로 하는 데이타 전송 장치.
  6. 제5항에 있어서, 상기 기능은 CPU에의 액세싱, 메모리 리프레싱, 및 다수의 기록/재생 유닛에 대한 액세싱을 포함하는 것을 특징으로 하는 데이타 전송 장치.
  7. 제5항에 있어서, 상기 테이블 메모리 수단에 대한 기능 정보를 재기록 하는 수단을 추가로 포함하는 것을 특징으로 하는 데이타 전송 장치.
  8. 제5항에 있어서, 테이블 메모리 수단을 가지는 상기 장치들은 상호 동기화되며, 상기 장치의 테이블 메모리 수단의 시간 프레임과 관련된 기능 정보는 공통으로 설정되는 것을 특징으로 하는 데이타 전송 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950001679A 1994-01-31 1995-01-28 데이타전송방법및장치 KR100315884B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6027405A JPH07219894A (ja) 1994-01-31 1994-01-31 データ転送方法及びデータ転送装置
JP94-27405 1994-01-31
JP94-027405 1994-01-31

Publications (2)

Publication Number Publication Date
KR950033858A true KR950033858A (ko) 1995-12-26
KR100315884B1 KR100315884B1 (ko) 2002-02-28

Family

ID=12220175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001679A KR100315884B1 (ko) 1994-01-31 1995-01-28 데이타전송방법및장치

Country Status (3)

Country Link
US (1) US5541923A (ko)
JP (1) JPH07219894A (ko)
KR (1) KR100315884B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07219849A (ja) * 1994-01-31 1995-08-18 Sony Corp データ転送方法及びデータ転送装置
US6256313B1 (en) 1995-01-11 2001-07-03 Sony Corporation Triplet architecture in a multi-port bridge for a local area network
US5884040A (en) * 1995-01-11 1999-03-16 Sony Corporation Per-packet jamming in a multi-port bridge for a local area network
US5940597A (en) * 1995-01-11 1999-08-17 Sony Corporation Method and apparatus for periodically updating entries in a content addressable memory
US5857075A (en) * 1995-01-11 1999-01-05 Sony Corporation Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US6022274A (en) 1995-11-22 2000-02-08 Nintendo Co., Ltd. Video game system using memory module
US6071191A (en) 1995-11-22 2000-06-06 Nintendo Co., Ltd. Systems and methods for providing security in a video game system
US6190257B1 (en) 1995-11-22 2001-02-20 Nintendo Co., Ltd. Systems and method for providing security in a video game system
US6331856B1 (en) 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6617879B1 (en) 1997-09-17 2003-09-09 Sony Corporation Transparently partitioned communication bus for multi-port bridge for a local area network
US6738384B1 (en) 1997-09-17 2004-05-18 Sony Corporation Technique for optimizing cut-through for broadcast and multi-cast packets in a multi-port bridge for a local area network
US6301256B1 (en) 1997-09-17 2001-10-09 Sony Corporation Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network
US6308218B1 (en) 1997-09-17 2001-10-23 Sony Corporation Address look-up mechanism in a multi-port bridge for a local area network
US6157951A (en) * 1997-09-17 2000-12-05 Sony Corporation Dual priority chains for data-communication ports in a multi-port bridge for a local area network
US6442168B1 (en) 1997-09-17 2002-08-27 Sony Corporation High speed bus structure in a multi-port bridge for a local area network
US6363067B1 (en) 1997-09-17 2002-03-26 Sony Corporation Staged partitioned communication bus for a multi-port bridge for a local area network
WO1999053627A1 (en) 1998-04-10 1999-10-21 Chrimar Systems, Inc. Doing Business As Cms Technologies System for communicating with electronic equipment on a network
US7453868B2 (en) * 2005-12-30 2008-11-18 Microsoft Corporation Strategies for sending content to a target device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS621031A (ja) * 1985-03-25 1987-01-07 Hitachi Ltd デ−タ処理装置
AU1671688A (en) * 1987-06-03 1988-12-08 Honeywell Bull Inc. Peripheral controller and adapter interface
NL8800698A (nl) * 1988-03-21 1989-10-16 Philips Nv Werkwijze voor het vanuit een besturingseenheid quasi parallel besturen van een aantal perifere eenheden en stelsel voor het uitvoeren van deze werkwijze.
JPH02207363A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
JP2819705B2 (ja) * 1989-12-18 1998-11-05 日本電気株式会社 データ転送制御装置
JP2526695B2 (ja) * 1990-03-22 1996-08-21 日本電気株式会社 オンライン情報処理装置
JP2962886B2 (ja) * 1991-07-19 1999-10-12 三菱電機株式会社 Ｔｄｍａ処理装置
JPH05265905A (ja) * 1992-03-24 1993-10-15 Toshiba Corp データ伝送装置

Also Published As

Publication number Publication date
KR100315884B1 (ko) 2002-02-28
US5541923A (en) 1996-07-30
JPH07219894A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
KR950033858A (ko) 데이타 전송 방법 및 장치
KR920013462A (ko) 반도체 기억장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR870003431A (ko) 데이타 처리장치
KR870011615A (ko) 부분 서입 제어장치
KR890007173A (ko) 애드레스 버스 제어장치
KR910001621A (ko) 집단어학 학습장치
KR920017105A (ko) 반도체 기억 장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR880014761A (ko) 직접 메모리 억세스용 데이타 전송 제어장치
KR970017610A (ko) 반도체 메모리 장치
KR950033868A (ko) 데이타 처리 장치
KR910003660A (ko) 벡터 또는 직접입력의 기록마스크를 갖춘 비데오 메모리
JPS63282870A (ja) メモリユニットのアドレス指定方式
KR900015548A (ko) 텔레비젼 영상의 화소 데이타 기억용 기억장치
KR970051648A (ko) 피디피(pdp) 디스플레이 장치의 인터페이스 장치
JP2969896B2 (ja) Ｒａｍのデータ書き込み制御方法
KR960042290A (ko) 컴퓨터의 입/출력 컴피그레이션 셋팅시스템 및 방법
KR940025317A (ko) 다중화면 발생방법 및 그에 적합한 장치.
JP2590695B2 (ja) 時分割スイッチ回路
KR930002948A (ko) 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법
KR960005604A (ko) 클럭 카운터를 구비하는 메모리 회로
KR940022266A (ko) 데이타전송 제어신호 발생장치
JPS6041098A (ja) 音声編集制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee