KR920008250B1 - 수지밀봉형 반도체장치 - Google Patents

수지밀봉형 반도체장치 Download PDF

Info

Publication number
KR920008250B1
KR920008250B1 KR1019890014041A KR890014041A KR920008250B1 KR 920008250 B1 KR920008250 B1 KR 920008250B1 KR 1019890014041 A KR1019890014041 A KR 1019890014041A KR 890014041 A KR890014041 A KR 890014041A KR 920008250 B1 KR920008250 B1 KR 920008250B1
Authority
KR
South Korea
Prior art keywords
resin
sealing
resin layer
semiconductor device
lead
Prior art date
Application number
KR1019890014041A
Other languages
English (en)
Inventor
히로미치 사와야
도시오 이시가미
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR920008250B1 publication Critical patent/KR920008250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

수지밀봉형 반도체장치
제1도는 본 발명에 따른 반도체장치의 실장공정을 나타낸 단면도.
제2도는 본 발명의 실시예를 나타낸 단면도.
제3도는 본 발명에 따른 수지밀봉형 반도체소자의 특성을 나타낸 곡선도.
제4a도는 종래의 수지밀봉형 반도체소자의 개관을 나타낸 사시도.
제4b도는 제4a도의 수지밀봉형 반도체소자의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 베드
3 : 밀봉수지 4 : 반도체소자
5 : 요부(凹部) 6 : 접착세
7 : 프린트기판 8 : 금속세선
9 : 외부리드 10 : 절곡단부
[산업상의 이용분야]
본 발명은 표면실장형 반도체장치에 관한 것으로, 특히 리드프레임에 장착된 반도체소자등을 수지밀봉하는 방식에 적합하도록 된 표면실장형 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
개별적인 반도체소자 혹은 집적회로소자중, 소위 표면실장형 반도체장치가 일반에게 실용화되어 시판되고 있는데, 그 구조는 소위 리드프레임(Lead Frame)을 이용한 수지밀봉형이 일반적이다. 이와 같은 수지밀봉형 반도체장치는 공지된 트랜스퍼몰드법에 의해 수지밀봉된다.
수지밀봉형 반도체장치에 이용되는 리드프레임으로는 STP용, DIP용 또는 양자의혼합형이 알려져 있으며 각각의용도에 맞추어 취사선택되는데, 집적도가 큰 여러개의 핀을 가진 소자에는 통상 DIP용 또는 혼합형 리드프레임이 이용되고 있다.
이 두가지의 형에서는 둘레를 구성하는 금속제틀을 다수개 연속적으로 형성하게되고, 그 개수에 따라 긴 리드프레임과 짧은 리드프레임으로 구분하고 있다. 더욱이 상기 틀에는 앞부분을 유단(遊端) : 공정을 행하는 부분)으로 하여중심을 향해 연장된 리본형 리드를 설치한다. 또한 상기 틀의 중심에는 반도체소자를 장착할 금속제 베[드부(bed 部)를 설치하고 그베드부의 양단을 상기 리본형 리드의 일부를 이용하여 상기 틀과 접속·고정시킨다.
일반적으로는 상기 리본형 리드면을 일정하게 하여 후술한 열압착법 또는 초음파열압착법으로 고착시키는 금속세선(金屬細線)의 길이의 오차를 줄여서 원자재대 제품비율을 높이고 있지만, 리드프레임중에는 베드부를 각 리드면으로부터 옆으로 비껴나게 한 이른바 디프레션(Depresion)형 구조도 이용되고 있다.
상기 리드프레임의 개관을 제4a, b도에 도시하였는 바, 여기에서 리드프레임을 형성하는 리드의 일부분은 밀봉수지로부터 노출시킨 형태로 되어 이른바 외부리드로서기능한다.
그런데, 제4b도에 도시한 바와 같이 상기 리드프레임(50)의 베드부(51)에 배치된 반도체 소자(52)는 패드(53)과 외부리드(54)사이에 열압착법 또는 초음파 열압착법에 의해 고착된 금속세선(55)에 의해 전기적으로 접속된 후 에칭공정을 포함한 수지밀봉공정에 의해 일체화됨으로써, 외부 분위기등으로 인하여 반도체 소자가 오염되는 것이 방지되고 있다.
수지밀봉공정은 전용장치에 의해 실시되는데 멀티포트(Multi pot)방식 및 타블렛(tablet)형태의 수지가 이용되고 있다. 각 포트에서 용융된 수지층은 컬(cull)을 지나 외부처리 반도체소자를 배치한 금형으로 운반되는데, 여기에 형성된 캐비티(catvity)의 게이트를 통하여 소정의 수지밀봉이 행해진 후, 에칭공정을 거쳐서완전히 고정되게 된다.
이러한 일련의 마친 외부처리 반도체소자(52)는, 금형의 아래쪽에 설치된 이잭터 핀(ejector pin)의 밀어올림에 의해 금형으로부터 떨어지게 된다.
따라서, 밀봉수지층(56)의 일정한 위치, 즉, 거의 중심에는 제4a도의 수지밀봉형 반도체장치의 삭시도에나타낸 것과 요부(凹部)(57)가 형성된다.
이와 같이 밀봉수지층(56)에는, 베드부(51)에 배치한 반도체소자(52)와, 이 반도체소자에 형성된 패드(53)와 외부리드(54)간을 전기적으로 접속하는 금속세선(55)등이 설치되어 있고, 상기한 바와 같이 이잭터핀에 의해 형성된 요부(57)는 반도체소자(52)와 마주보는 형태가 되는데, 반도체소자(52)의 치수가 요부(57)보다 큰 것이 많다.
이와 같은 구조를 갖는 수지밀봉형 반도체장치를 표면 실장하기 위해서는, 도시하고 있지 않지만, 수지밀봉형 반도체장치의 요부(57)에 설치된 접착제층을 이용하여 프린트기판고 같은 실장기판에 반도체장치를 가 고정하고나서 외부리드를 실장기판에 땜납으로 부착하는 방식이 채용되고 있다.
표면실장형 반도체장치에서는, 수지밀봉후의 후지층의 두께를 최저 1.0mm정도로 유지하는 것이 일반적이다.
한편, 반도체소자가 작용되는 기기에는 보다 간단한 고밀도의 실장이 추진되고 있으며, 이에 따라 밀봉수지층에 의해 형성된 반도체소자의 패키지(package)에서도 외부리드피치의 정밀도를 향상시키고, 상기한 바와 같이 형태를 얇게 하는데 더욱 박차를 가하여 배어 칩(Bare chip)에 한정되지 않는 고밀도의 실장이 요구되고 있다.,
이와 같은 배경에 있어서, 수지밀봉형 반도체장치의 밀봉수지층에 형성되는 요부의 깊이에 대해서는 신뢰성을 포함한 여러가지 면에서 확고한 규정이 없다. 또한, 초박형 반도체소자 패키지의 밀봉수지층은 댐납등에 의한 접합시에 발생하는 열스트레으세 의하여 크랙(crack)이 유발되어 치명적인 불량이 발생하는데 이 불량의 내용은 실장후, 좋지 않은 화경에서 사용했을때 크랙이 있는 수지밀봉층이 수분을 흡수하여 이 수부에의해 반도체기판 또는 형성된 부품이 부식되는 현상과 실장시에 땜납공정의 열부하에 의해, 요부부근의 크랙이 팽창하여, 경우에 따라서는 가고정상태를 저해하며, 극단적인 경우에는 베드부로부터 떨어지는 상태등이다.
[발명의 목적]
본 발명은 상술한 문제점, 특히 열부하에 의한 밀봉수지층의 크랙의 발생을 방지하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 실현하기 위한 본 발명의 수지밀봉형 반도체장치는 금속제 리드프레임에 형성한 베드부에 배치된 반도체소자와, 이 소자에 형성한 전극과 상기의 금속제리드프레임에 형성된 리드간을 전기적으로연결하는 금속세선과, 상기의 반도체소자와 금속세선을 밀봉하는 수지층과, 이 밀봉수지층의 중심부 표면으로 부터내부로 형성되는 요부를 구비하여, 이 요부 아래부분과 상기의 밀봉수지층표면까지의 거리를 제어하는 것으로 구성되어있다.
[작용]
즉 상기한 구성에 따르면, 반도체소자의 수지밀봉공정에서는 외부처리반도체소자 각각을 밀어 올려서 요부를 형성하는 이젝터핀은 금형의 아래쪽 밑부분보다 다소 돌출하여 설치되어 있고, 그 치수는 장치제작자의 설게에 의하여 결정되고 있다. 즉, 이 이잭터핀 윗부분에 새겨진 이잭터핀 번호 등의 제조상의 기호는, 밀어올릴 때에 외부처리반도체소자로 전사하는 역할도 수행하며, 장치제작자의 설계에 의해 돌출치수가 결정도어 있으므로 외부처리반도체소자에 형성되는 요부의 치수도 결정되어 있다. 그러나 표면실장형 반도체 소자로서는 간단한 박형형태가 요구되고 있으며 이에 따라서 집적도가 증대된 반도체소자용 패키지에서도 리드피치의 정밀도향상이나 베어칩에 항정되지 않고 간단한 박형형태에 가까와지는 것이 요구되고 있다는 것은 상기한 바와 같다. 그런데, 반도체소자를 배치한 베드부표면과 반대측에 부착된 물방울은 표면실장공정에 있어서 열부하에 의해 기호함과 동시에 밀봉수지층(3)에 크랙을 유발하며, 그 열기압에 의해 접착제(6)가 팽창하기 때문에 이에 비례하여(제1도 참조) 접착효과가 감소하는 사실이 확인되었다.
더욱이 제1도에 나타낸 바와 같이, 리드프레임(1)의 베드부(2)에 고착하는 한편, 밀봉수지층(3)을 치복한 반도체소자(4)를 표면실장하기 위해서는, 요부(5) 부근에 도포한 접착제(6)에 의하여 프린트기판(7)에 가부착하고, 다시 땜납에 의해 고착한다. 그러나, 상기의 거리르 60μm이하로 제어하면 접착제층(6)의 팽창이 억제되어 밀봉수지층(3)에 크랙이 발생하지 안흔 현상이 확인되었다.
따라서, 본 발명에서는 상기의 거리를 제어하는 방식을 채용하여 표면실장의 박형화요구에 부응하는 수지 밀봉형 반도체소자를 제공한다. 그러나 이 소자의 거의 중심에 요부(5)가 배치되는 것은 종래 기술과 같다. 거리는 상기한 바와 같이 60㎛이하가 적당하지만, 여기에서 제3도를 제출한다. 이 표는 횡축을 수지밀봉형 반도체소자의 동작에 따른 밀봉수지층(3)의표면온도로, 종축을 수지의 전단(專斷)강도(Kg/cm2밀봉 수지층의 두께에서 정해지는 값)와 밀봉수지의 포화증기압(Kg/cm2)으로 하여, 밀봉수지층(3)으로부터 완성되는 패키지의 강도를 나타내고 있다.
이 곡선에서 확인할 수 있는 바와 같이 밀봉수지의 포화증기압이 전단강도보다 커지면 크랙이 발생하므로, 양 곡서의 교점인 밀봉수지의 동작온도가 268℃정도보다 낮은 온도이면 밀봉수지층(3)이 패키지로서 가동하는 것이 분명하다.
한편, 패키지인 밀봉수지층(3)은 1.0μm정도가 필요하고, 두께를 증가시키면 당연히 요부(5)의 깊이도 변하지만, 초대 60μm로는 보존하여 패키지로서의 기능이 최대한 발휘되도록 한다. 또, 상기한 밀봉수지층(3)의 표면온도는 이오 같은 조건하에서 발생하는 값임을 덧붙여 상술한다.
[실시예]
이하, 본 발명의 실시예를 도시한 도면을 참조해서 설명한다.
제2도에 나타낸 것과 같이 DIP용 또는 SIP용과의 혼합형의 리드프레임(1)을준비하고, 그 각 베드부(2)에는 집적도가 큰, 예를 들면 BiC/MOS 또는 D-RAM등의 외부처리반도체(4)를 도전성접착제나 금실리콘공정(共晶)등을 이용하는 바식에 의해 배치한다.
다음에, 외부처리반도체(4)에 형성할 패드루(도시하지 않았음)와 리드프레임(1)의 각 리드간에 금속세선(8)을 열압착법에 의해 고착한 후, 각 리드프레임(1)등은, 수지밀봉공정단게로 이행하도록 한다.
이 수지밀봉공정은, 예를들면, 멀티포트방식과 공지의 타블렛상태의 수지를 이용한 에칭공정을 포함하는 트랜스퍼몰드법에 의해, 기종에 따라 약간씩은 다르지만 두께가 약 1.0μm이상의 밀봉수지층(3)을 형성한다.
상기와 같이, 이 수지밀봉공정을 수행하는 장치에 자착되는 금형의 아래쪽 캐비티에는 종래의 예와 같이 수용하는 각 외부처리반도체소자(4)를 밀어올리는 이잭터핀을 설치한다.
그런데, 포트-컬-케이트-캐비티를 지나 밀봉수지층에 도달되어 용융수지에 의해 밀봉된 각 외부처리반도체장치(4)는 이잭터핀의 밀어올림에 의해 금형으로부터 유리되지만, 완전히 굳어 있지 않은 밀봉수지층(3)에는 요부(5)가 형성된다.
이 요부(5)의 아랫부분과 밀봉수지층(3) 표면까지의 거리를 60μm이내로 제어하기 위해서는 금형의 아래부분에 형성된 캐비티내에 돌출하여 형성된 이젝터핀의 치수를외부처리반도체장치의 기종, 즉 밀봉수지층(3)의 두께에 따라서 조정한다. 요부(5)가 형성된 밀봉수지층(3)을 비치한 수지밀봉형 반도체장치의 개관사시도는 종래의 예로 도시한 제3b도와 같다.
밀봉수지층(3)내에 매설하는 외부처리반도체소자(4)는, D-RAMㅣㅇ나 Bi-C/MOS등의 여러개의 핀을 가진 품종으로 요부(5)보다 표면부분이 크며, 상기의 소자와 리드프레임의 외부리드 끝부분간에는 약간의 거리를 가지고 있다.
이와 같은 수지밀봉공정을 끝마친 수지밀봉형 반도체소자(4)는 제1도에 나타낸 바와 같이 표면실장이 필요한 기기에 설치되어 진다. 이와 같이 외부리드(9)가 형성되면 수지밀봉형 반도체소자(4)는 상기한 바와 같이 요부(5)부근에 도포한 접착제층(6)에 의해 실장기판(7)에 가고정되 납으로 고착한다. 이 땜납공정은 프린트기판등으로이루어진 실장기판(7), 밀봉수지층(3)으로부터 도출된 외부리드(9)의 일부를 구부려서 형성한 끝부분(10)을 땜납과 함께 접촉시켜, 땜납용기나 리플로우 로(Reflow 爐)등의 열원내를 통과시켜 실장기판(7)에 고착한다.
[발명의 효과]
상술한 바와 같이 본 발명에 따른 수지밀봉형 반도체장치에 의하면, 실장공정에 있어서, 열원에 의해 수지밀봉형 반도체소자에 발생하는 실장불능, 내습성열화(劣化)에 의한 반도체기판기능의 회복불가능을 방지할 수 있다.
따라서, 초박형표면실장 반도체장치가 실현가능하며, 기기가 소형박형화되어 초고밀도실장을 실현하므로써 부가가치 높은 기기를 얻을 수 있다.

Claims (1)

  1. 금속제 리드프레임(1)에 형성된 베드92)에 배치한 반도체소자(4)와, 이 반도체소자(4)에 형성한 전극과 상이한 금속제리드프레임(1)에 형성된 리드(9)간을 전기적으로 연결하는 금속세선(8), 상기 반도체소자(4)와 금속세선(8)을 밀봉하는 수지층(3), 상기 밀봉수지층(3)의 중심부 표면으로부터 내부로 형성된 凹부(5)를 구비하여, 이 凹부(5)의 아랫부분과 상기 밀봉수지층(3)의 표면까지의 거리를 제어하도록 돈 것을 특징으로 하는 수지밀봉형 반도체장치.
KR1019890014041A 1988-09-30 1989-09-29 수지밀봉형 반도체장치 KR920008250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63247191A JP2677632B2 (ja) 1988-09-30 1988-09-30 超薄型表面実装樹脂封止半導体装置
JP88-247191 1988-09-30

Publications (1)

Publication Number Publication Date
KR920008250B1 true KR920008250B1 (ko) 1992-09-25

Family

ID=17159797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014041A KR920008250B1 (ko) 1988-09-30 1989-09-29 수지밀봉형 반도체장치

Country Status (7)

Country Link
US (1) US5314842A (ko)
EP (1) EP0361283B1 (ko)
JP (1) JP2677632B2 (ko)
KR (1) KR920008250B1 (ko)
DE (1) DE68914927T2 (ko)
HK (1) HK106694A (ko)
MY (1) MY105031A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087006A (en) * 1994-08-31 2000-07-11 Hitachi, Ltd. Surface-protecting film and resin-sealed semiconductor device having said film
JPH08111478A (ja) * 1994-10-06 1996-04-30 Toshiba Corp 樹脂封止型半導体装置
SE514116C2 (sv) 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6483044B1 (en) * 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US7646089B2 (en) 2008-05-15 2010-01-12 Fujitsu Limited Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP6863299B2 (ja) * 2018-01-09 2021-04-21 トヨタ自動車株式会社 全固体電池

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS59191337A (ja) * 1983-04-15 1984-10-30 Toshiba Corp 半導体装置の製造方法
JPS60171746A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 半導体装置
JPS60208847A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 表面実装型ｉｃに内在する水分の排出方法
JPS61253840A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置
JPS62185348A (ja) * 1986-02-12 1987-08-13 Oki Electric Ind Co Ltd チツプ部品の接着方法
JPS63131559A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp 半導体装置
JPS63211744A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd プラスチツク半導体装置
JPS63232452A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH0294653A (ja) 1990-04-05
US5314842A (en) 1994-05-24
EP0361283B1 (en) 1994-04-27
EP0361283A2 (en) 1990-04-04
JP2677632B2 (ja) 1997-11-17
MY105031A (en) 1994-07-30
HK106694A (en) 1994-10-14
EP0361283A3 (en) 1990-12-27
DE68914927T2 (de) 1994-09-15
DE68914927D1 (de) 1994-06-01

Similar Documents

Publication Publication Date Title
KR100548091B1 (ko) 반도체 장치
KR100265563B1 (ko) 볼 그리드 어레이 패키지 및 그의 제조 방법
KR930004246B1 (ko) 수지밀봉형 반도체장치
US6841414B1 (en) Saw and etch singulation method for a chip package
US8053875B2 (en) Method of manufacturing a semiconductor device
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
KR920008250B1 (ko) 수지밀봉형 반도체장치
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH01220463A (ja) 半導体装置
US5849609A (en) Semiconductor package and a method of manufacturing thereof
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
KR100333386B1 (ko) 칩 스캐일 패키지
KR960002496B1 (ko) 반도체 패키지
JPH11260850A (ja) 半導体装置およびその製造方法
JPH01220465A (ja) 半導体装置
KR100426498B1 (ko) 반도체패키지의그구조
KR200159861Y1 (ko) 반도체 패키지
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JPS60136344A (ja) 半導体装置
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR950000457Y1 (ko) 반도체 패키지
KR0164130B1 (ko) 멀티다이 플라스틱 패키지
JPH01206652A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090827

Year of fee payment: 18

EXPY Expiration of term