JPS62185348A - チツプ部品の接着方法 - Google Patents
チツプ部品の接着方法Info
- Publication number
- JPS62185348A JPS62185348A JP61026818A JP2681886A JPS62185348A JP S62185348 A JPS62185348 A JP S62185348A JP 61026818 A JP61026818 A JP 61026818A JP 2681886 A JP2681886 A JP 2681886A JP S62185348 A JPS62185348 A JP S62185348A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip component
- adhesives
- chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000853 adhesive Substances 0.000 claims abstract description 33
- 230000001070 adhesive effect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005476 soldering Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、チップ部品の基板への接着方法に関するもの
である。
である。
（従来の技術）
従来、チップ部品は、第４図に示されるように、その裏
面は、略平坦な形状をしている。そして、両面実装等を
行う場合には基板の裏面のチップ部品が落下しないよう
に、ディスペンサ等を使用し、接着剤で基板にチップ部
品を固定してから、半田デイツプ槽等で半田付けを行な
うようにしている。
面は、略平坦な形状をしている。そして、両面実装等を
行う場合には基板の裏面のチップ部品が落下しないよう
に、ディスペンサ等を使用し、接着剤で基板にチップ部
品を固定してから、半田デイツプ槽等で半田付けを行な
うようにしている。
（発明が解決しようとする問題点）
しかしながら、上記のチップ部品の接着剤の量が過多の
場合には、第５図に示されるように、基板１の面からチ
ップ部品３が浮いて、半田付けを行う際、基板１上のチ
ップ部品用半田付はパッド部２とチップ部品３のリード
４とが十分に接触できないために、半田付けが十分に行
われない。つまり、チップ部品の半田付は部の信頼性が
低下する欠点があった。この欠点をな（すために、接着
剤を過少にすると、チップ部品の接着強度が弱く、部品
が落下するといった問題があった。
場合には、第５図に示されるように、基板１の面からチ
ップ部品３が浮いて、半田付けを行う際、基板１上のチ
ップ部品用半田付はパッド部２とチップ部品３のリード
４とが十分に接触できないために、半田付けが十分に行
われない。つまり、チップ部品の半田付は部の信頼性が
低下する欠点があった。この欠点をな（すために、接着
剤を過少にすると、チップ部品の接着強度が弱く、部品
が落下するといった問題があった。
本発明は、上記問題点を除去し、接着剤の量の変化によ
るチップ部品の接着強度の低減を防止し、チップ部品の
半田付けの信頼性を高め得るチップ部品の接着方法を提
供することを目的とする。
るチップ部品の接着強度の低減を防止し、チップ部品の
半田付けの信頼性を高め得るチップ部品の接着方法を提
供することを目的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、チソプ部品の
接着方法において、チップ部品の裏面には凹部を設け、
このチップ部品を用いて、その裏面の凹部に予め、接着
剤を流し込み、チップ部品を基板に接着するようにした
ものである。
接着方法において、チップ部品の裏面には凹部を設け、
このチップ部品を用いて、その裏面の凹部に予め、接着
剤を流し込み、チップ部品を基板に接着するようにした
ものである。
（作用）
本発明によれば、チップ部品の裏面には凹部を設け、こ
のチップ部品を用いて、その裏面の凹部に予め、接着剤
を流し込み、チップ部品を基板に接着するようにしたの
で、接着剤の量の過多、過、少を裏面の凹部で調整する
ことができ、接着剤の量に左右されず、最適な接着を行
うことができる。
のチップ部品を用いて、その裏面の凹部に予め、接着剤
を流し込み、チップ部品を基板に接着するようにしたの
で、接着剤の量の過多、過、少を裏面の凹部で調整する
ことができ、接着剤の量に左右されず、最適な接着を行
うことができる。
その結果、チップ部品のリードは基板上のチップ部品用
半田付はパッドに十分に接触することになり、チップ部
品の基板上への接続を的確に行うことができる。
半田付はパッドに十分に接触することになり、チップ部
品の基板上への接続を的確に行うことができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明に係るチップ部品の接着工程図、第２図
は本発明のチップ部品の一実施例を示す裏面斜視図、第
３図は第２図のＩ［ｌ−１１１線断面図である。
は本発明のチップ部品の一実施例を示す裏面斜視図、第
３図は第２図のＩ［ｌ−１１１線断面図である。
まず、本発明のチップ部品について説明する。
従来のチップ部品は、第４図に示されるように、チップ
部品の裏面は平坦であるが、本発明の千ノブ部品は、第
２図及び第３図に示されるように、チップ部品の裏面の
略中央部に凹部６を設ける。
部品の裏面は平坦であるが、本発明の千ノブ部品は、第
２図及び第３図に示されるように、チップ部品の裏面の
略中央部に凹部６を設ける。
この凹部６にはチップ部品を基板へ接着する接着剤が注
入される。
入される。
次に、本発明のチップ部品の接着方法を第１図を用いて
詳細に説明する。
詳細に説明する。
（１）まず、第１図（ａ）に示されるように、前記した
裏面に凹部６を設けたチップ部品３を用意する。
裏面に凹部６を設けたチップ部品３を用意する。
（２）次に、第１図（ｂ）に示されるように、そのチッ
プ部品３の凹部６に接着剤５を流し込む。
プ部品３の凹部６に接着剤５を流し込む。
（３）次に、第１図（ｃ）に示されるように、そのチッ
プ部品３を裏返しにして基板１の所定位置に合わせる。
プ部品３を裏返しにして基板１の所定位置に合わせる。
つまり、基板１上のチップ部品用半田付はパッド部２に
チップ部品３のリード４が一致するように位置決めを行
う。
チップ部品３のリード４が一致するように位置決めを行
う。
（４）次に、そのチップ部品３を基板１上に載置する。
すると、第１図（ｄ）に示されるように、接着剤５が流
れ出し、チップ部品３は基板１上に接着される。この場
合、接着剤５は凹部６から適量流れ出すことになる。つ
まり、接着剤５が過多の場合は余分の接着剤は凹部６に
残され、接着剤５が少ない場合は全ての接着剤５が接着
に寄与するように流れ出すことになる。
れ出し、チップ部品３は基板１上に接着される。この場
合、接着剤５は凹部６から適量流れ出すことになる。つ
まり、接着剤５が過多の場合は余分の接着剤は凹部６に
残され、接着剤５が少ない場合は全ての接着剤５が接着
に寄与するように流れ出すことになる。
更に、その後、この基板ｌを半田デイツプ槽に浸してチ
ップ部品３のリード４の半田付けを行うことにより、チ
ップ部品３が実装されたハイブリッドＩＣが得られる。
ップ部品３のリード４の半田付けを行うことにより、チ
ップ部品３が実装されたハイブリッドＩＣが得られる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように、本発明によれば、面実装
を行うチップ部品の接着方法において、裏面に接着剤の
注入が可能な凹部を有するチップ部品を用意し、該チッ
プ部品の凹部に接着剤を注入し、次に、該チッーブ部品
を裏返して基板に載置し、該チップ部品を基板へ接着す
るようにしたので、接着剤の量に影響されることなく、
チップ部品の基板への接着を適切に行うことができ、信
頼性の高いチップ部品の基板への接着及び半田付けを行
うことができる。また、接着剤を使用しない場合は、通
常のチップ部品と同様な使用が可能である。
を行うチップ部品の接着方法において、裏面に接着剤の
注入が可能な凹部を有するチップ部品を用意し、該チッ
プ部品の凹部に接着剤を注入し、次に、該チッーブ部品
を裏返して基板に載置し、該チップ部品を基板へ接着す
るようにしたので、接着剤の量に影響されることなく、
チップ部品の基板への接着を適切に行うことができ、信
頼性の高いチップ部品の基板への接着及び半田付けを行
うことができる。また、接着剤を使用しない場合は、通
常のチップ部品と同様な使用が可能である。
第１図は本発明に係るチップ部品の接着工程図、第２図
は本発明のチップ部品の裏面斜視図、第３図は第２図の
■−■線断面図、第４図は従来のチップ部品の裏面斜視
図、第５図は従来のチップ部品の接着説明図である。 １・・・基板、２・・・半田付はパッド部、３・・・チ
ップ部品、４・・・リード、５・・・接着剤、６・・・
凹部。
は本発明のチップ部品の裏面斜視図、第３図は第２図の
■−■線断面図、第４図は従来のチップ部品の裏面斜視
図、第５図は従来のチップ部品の接着説明図である。 １・・・基板、２・・・半田付はパッド部、３・・・チ
ップ部品、４・・・リード、５・・・接着剤、６・・・
凹部。
Claims (1)
- 面実装を行うチップ部品の接着方法において、裏面に接
着剤の注入が可能な凹部を有するチップ部品を用意する
工程と、該チップ部品の凹部に接着剤を注入する工程と
、該チップ部品を裏返して基板に載置する工程と、該チ
ップ部品を基板へ接着する工程とを順に施すようにした
ことを特徴とするチップ部品の接着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026818A JPS62185348A (ja) | 1986-02-12 | 1986-02-12 | チツプ部品の接着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026818A JPS62185348A (ja) | 1986-02-12 | 1986-02-12 | チツプ部品の接着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62185348A true JPS62185348A (ja) | 1987-08-13 |
Family
ID=12203856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61026818A Pending JPS62185348A (ja) | 1986-02-12 | 1986-02-12 | チツプ部品の接着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62185348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
| WO2003061006A3 (en) * | 2002-01-09 | 2004-06-17 | Micron Technology Inc | Stacked die in die bga package |
-
1986
- 1986-02-12 JP JP61026818A patent/JPS62185348A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
| WO2003061006A3 (en) * | 2002-01-09 | 2004-06-17 | Micron Technology Inc | Stacked die in die bga package |
| US7282390B2 (en) | 2002-01-09 | 2007-10-16 | Micron Technology, Inc. | Stacked die-in-die BGA package with die having a recess |
| US7282392B2 (en) | 2002-01-09 | 2007-10-16 | Micron Technology, Inc. | Method of fabricating a stacked die in die BGA package |
| US7309623B2 (en) | 2002-01-09 | 2007-12-18 | Micron Technology, Inc. | Method of fabricating a stacked die in die BGA package |
| US7332819B2 (en) | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
| US7332820B2 (en) | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
| US7344969B2 (en) | 2002-01-09 | 2008-03-18 | Micron Technology, Inc. | Stacked die in die BGA package |
| US7358117B2 (en) | 2002-01-09 | 2008-04-15 | Micron Technology, Inc. | Stacked die in die BGA package |
| US7371608B2 (en) | 2002-01-09 | 2008-05-13 | Micron Technology, Inc. | Method of fabricating a stacked die having a recess in a die BGA package |
| US20080136045A1 (en) * | 2002-01-09 | 2008-06-12 | Micron Technology, Inc. | Stacked die in die BGA package |
| US7575953B2 (en) | 2002-01-09 | 2009-08-18 | Micron Technology, Inc. | Stacked die with a recess in a die BGA package |
| US7799610B2 (en) | 2002-01-09 | 2010-09-21 | Micron Technology, Inc. | Method of fabricating a stacked die having a recess in a die BGA package |
| US8373277B2 (en) * | 2002-01-09 | 2013-02-12 | Micron Technology, Inc. | Stacked die in die BGA package |
| US20130154117A1 (en) * | 2002-01-09 | 2013-06-20 | Micron Technology, Inc. | Stacked die in die bga package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62185348A (ja) | チツプ部品の接着方法 | |
| CZ251398A3 (cs) | Způsob natavovacího pájení desek s plošnými spoji osazených součástkami SMD | |
| JPH04162760A (ja) | リードフレーム | |
| JP2523512Y2 (ja) | フラットパッケ−ジ型ｉｃ | |
| JPH0199280A (ja) | 表面取付け装置 | |
| JPH0312993A (ja) | 電子回路パッケージにおける半田付け方法 | |
| JPH05235103A (ja) | Ｉｃ実装方法 | |
| JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
| JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPH05343593A (ja) | 接続端子 | |
| JPS6046039A (ja) | 半導体素子のボンデング方法 | |
| JPH0456157A (ja) | 半導体装置のリード取り付け構造 | |
| JPS5933858A (ja) | 混成集積回路の製造方法 | |
| JP3349361B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0116039B2 (ja) | ||
| JPH01187901A (ja) | チップ形電子部品 | |
| JPS629757Y2 (ja) | ||
| JP2001250845A (ja) | 半導体チップ実装方法及び実装装置 | |
| JPS59143353A (ja) | 電子部品の構造 | |
| JPS63178553A (ja) | 回路素子モジユ−ル | |
| JPH06310844A (ja) | 電子部品の配線基板への実装方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPH0666542B2 (ja) | 回路基板搭載部品接着方法 | |
| JPS59198728A (ja) | Ｌｓｉチップの基板への取付方法 |