JPS63232452A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63232452A JPS63232452A JP62066145A JP6614587A JPS63232452A JP S63232452 A JPS63232452 A JP S63232452A JP 62066145 A JP62066145 A JP 62066145A JP 6614587 A JP6614587 A JP 6614587A JP S63232452 A JPS63232452 A JP S63232452A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- island
- sealing
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 229920005989 resin Polymers 0.000 claims abstract description 73
- 239000011347 resin Substances 0.000 claims abstract description 73
- 238000007789 sealing Methods 0.000 claims abstract description 29
- 238000000576 coating method Methods 0.000 abstract description 16
- 239000011248 coating agent Substances 0.000 abstract description 15
- 238000000465 moulding Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 7
- 206010040844 Skin exfoliation Diseases 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 241001178076 Zaga Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にリードフレームの半導
体チップ搭載面の裏面が露出するように開口部を設けた
樹脂封止型の半導体装置に関する。
体チップ搭載面の裏面が露出するように開口部を設けた
樹脂封止型の半導体装置に関する。
従来、この種の半導体装置は、第７図に一例の断面図を
示すように、半導体チップ１がリードフレーム２の半導
体素子搭載面（以下、アイランドと称す）３にろう材で
固着され、半導体チップ１の電極パッドとリードフレー
ム２のリード４とを金属ワイヤ５で接続していた。リー
ドフレーム２に固着した半導体チップ１は封止金型を用
いて周囲を封止樹脂で封止して成型樹脂７．を形成して
いるが、封止金型の下金型にある突起によってアイラン
ド３の裏面の一部を露出する開口部６．が形成されてい
た。この場合、下金型の突起はアイランド３の裏面に接
するようになっていた。
示すように、半導体チップ１がリードフレーム２の半導
体素子搭載面（以下、アイランドと称す）３にろう材で
固着され、半導体チップ１の電極パッドとリードフレー
ム２のリード４とを金属ワイヤ５で接続していた。リー
ドフレーム２に固着した半導体チップ１は封止金型を用
いて周囲を封止樹脂で封止して成型樹脂７．を形成して
いるが、封止金型の下金型にある突起によってアイラン
ド３の裏面の一部を露出する開口部６．が形成されてい
た。この場合、下金型の突起はアイランド３の裏面に接
するようになっていた。
上述した従来の半導体装置は、アイランドの裏面に対す
る封止樹脂の廻り込み量が少くないので、樹脂封止時、
封止金型からの離型時、リードフレームの加工、めっき
処理、プリント基板への実装時において熱、水分１機械
的外力、処理薬品などの影響により、第８図に示すよう
に、開口部６３の縁端から発する剥れ８を引起す場合が
あった。又、第９図に示すように、開口部６．の最深部
の面がアイランド３の裏面に接しないなめ封止樹脂が入
込んで薄い膜を形成した場合にも、上記した状況におい
て、内部クラック９を発生するという不具合があった。
る封止樹脂の廻り込み量が少くないので、樹脂封止時、
封止金型からの離型時、リードフレームの加工、めっき
処理、プリント基板への実装時において熱、水分１機械
的外力、処理薬品などの影響により、第８図に示すよう
に、開口部６３の縁端から発する剥れ８を引起す場合が
あった。又、第９図に示すように、開口部６．の最深部
の面がアイランド３の裏面に接しないなめ封止樹脂が入
込んで薄い膜を形成した場合にも、上記した状況におい
て、内部クラック９を発生するという不具合があった。
これらの剥れや内部クラックは、半導体チップを外包す
る成型樹脂の封止性を損うものであり、外部からの水分
の浸入や塵埃等の付着を許し、半導体装置の信頼性を著
しく劣化させるという欠点がある。
る成型樹脂の封止性を損うものであり、外部からの水分
の浸入や塵埃等の付着を許し、半導体装置の信頼性を著
しく劣化させるという欠点がある。
本発明の目的は、成型樹脂の剥れ、内部クラックの発生
を防止して信頼性の高い半導体装置を提供することにあ
る。
を防止して信頼性の高い半導体装置を提供することにあ
る。
本発明の半導体装置は、リードフレームの半導体チップ
搭載面の裏面側が露出するように樹脂封止して形成した
開口部を有する半導体装置において、樹脂封止前に少く
とも前記裏面を覆って形成された樹脂膜を有している。
搭載面の裏面側が露出するように樹脂封止して形成した
開口部を有する半導体装置において、樹脂封止前に少く
とも前記裏面を覆って形成された樹脂膜を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
第１図に示すように、半導体チップ１はリードフレーム
２のアイランド３の表面上にろう材で固着され、半導体
チップ１の電極パッドとリードフレーム２のリード４と
が金属ワイヤ５で電気的接続がとられた後、アイランド
３の裏面にコーティング樹脂を後述する方法で塗布し熱
硬化させて樹脂膜１１を形成する。その後、封止金型に
半導体チップを取付は封止樹脂を注入し硬化させて開口
部６を有する成型樹脂７を形成する０次に、封止した樹
脂の外に出たり−ド４のめっき処理、リード切断及び曲
げの工程を経て半導体装置が作られる。
２のアイランド３の表面上にろう材で固着され、半導体
チップ１の電極パッドとリードフレーム２のリード４と
が金属ワイヤ５で電気的接続がとられた後、アイランド
３の裏面にコーティング樹脂を後述する方法で塗布し熱
硬化させて樹脂膜１１を形成する。その後、封止金型に
半導体チップを取付は封止樹脂を注入し硬化させて開口
部６を有する成型樹脂７を形成する０次に、封止した樹
脂の外に出たり−ド４のめっき処理、リード切断及び曲
げの工程を経て半導体装置が作られる。
第２図はコーティング樹脂の塗布工程を説明するための
コーティング装置の断面図である。
コーティング装置の断面図である。
第２図に示すように、金属ワイヤ５のボンデイン゛グ工
程が終了した半導体チップ１を裏返して支持台１３の上
に置き、シリンジ１４からゼラチン状のコーティング樹
脂１５を滴下（ボッティング）し、アイランド３の裏面
に盛上げる０次に、加熱してコーティング樹脂１５を硬
化させ第１図に示す樹脂膜１１を形成する。コーティン
グ樹脂１５としてはゼラチン状のシリコン樹脂が用いら
れる。
程が終了した半導体チップ１を裏返して支持台１３の上
に置き、シリンジ１４からゼラチン状のコーティング樹
脂１５を滴下（ボッティング）し、アイランド３の裏面
に盛上げる０次に、加熱してコーティング樹脂１５を硬
化させ第１図に示す樹脂膜１１を形成する。コーティン
グ樹脂１５としてはゼラチン状のシリコン樹脂が用いら
れる。
第３図は樹脂封止の工程を説明するための封止金型の断
面図である。
面図である。
第３図に示すように、樹脂膜１１をアイランド３の裏面
に形成した半導体チップ１は、リードフレームを下側に
して封止金型の上金型２１と下金型２２との間の所定位
置に挟み込まれる。
に形成した半導体チップ１は、リードフレームを下側に
して封止金型の上金型２１と下金型２２との間の所定位
置に挟み込まれる。
下金型２２のアイランド３に対向する面には突起２３が
設けられていて、突起２３の上面とアイランド３の裏面
の樹脂膜１１との間は所定の間隔になるよう設定される
。
設けられていて、突起２３の上面とアイランド３の裏面
の樹脂膜１１との間は所定の間隔になるよう設定される
。
次に、第４図（ａ）〜（Ｃ）は樹脂膜がないときの封止
樹脂の充填状態を工程順に示す第３図のＡ−Ａ’線線断
断面図第５図（ａ）〜（Ｃ）は樹脂膜があるときの封止
樹脂の充填状態を工程順に示す第３図のＡ−Ａ’線線断
断面図ある。
樹脂の充填状態を工程順に示す第３図のＡ−Ａ’線線断
断面図第５図（ａ）〜（Ｃ）は樹脂膜があるときの封止
樹脂の充填状態を工程順に示す第３図のＡ−Ａ’線線断
断面図ある。
ここで、第４図及び第５図において、第３図の突起２３
の上面とアイランド３の裏面との間隔は同じに設定しで
あるものとする。
の上面とアイランド３の裏面との間隔は同じに設定しで
あるものとする。
第３図のアイランド３に樹脂膜１１のない場合は、第４
図（ａ）に示すように、ゲート部３１を通って封止樹脂
１０の注入が開始され、内部にあった空気はエアーベン
ト部３２から排気される。続いて、第４図（ｂ）、（ｃ
）の順で封止樹脂１０が充填される段階で突起２３の位
置を通過するものは、わずかに粘性抵抗を受け、第４図
（ｂ）に示すように、他の部分よりやや遅れるが、第４
図（Ｃ）に示すように、突起２３とアイランド３との間
にも封止樹脂１０が充填された後、充填が終了する。
図（ａ）に示すように、ゲート部３１を通って封止樹脂
１０の注入が開始され、内部にあった空気はエアーベン
ト部３２から排気される。続いて、第４図（ｂ）、（ｃ
）の順で封止樹脂１０が充填される段階で突起２３の位
置を通過するものは、わずかに粘性抵抗を受け、第４図
（ｂ）に示すように、他の部分よりやや遅れるが、第４
図（Ｃ）に示すように、突起２３とアイランド３との間
にも封止樹脂１０が充填された後、充填が終了する。
一方、第３図のアイランド３に樹脂膜１１がある第１の
実施例では、第５図（ａ）に示すように、充填の初期で
は上述した第４図（ａ）の場合と同様であるが、第５図
（ｂ）に示す充填の中間過程では、突起２３の位置付近
でアイランドの裏面の樹脂膜と突起２３により封止樹脂
１０が強い抵抗を受け、充填の流れが妨げられる。この
ため、突起２３の上部の空気は取り残され、第５図（Ｃ
）に示すように、樹脂膜と突起２３の上部との間は封止
樹脂１０が充填されない状態で成型される。
実施例では、第５図（ａ）に示すように、充填の初期で
は上述した第４図（ａ）の場合と同様であるが、第５図
（ｂ）に示す充填の中間過程では、突起２３の位置付近
でアイランドの裏面の樹脂膜と突起２３により封止樹脂
１０が強い抵抗を受け、充填の流れが妨げられる。この
ため、突起２３の上部の空気は取り残され、第５図（Ｃ
）に示すように、樹脂膜と突起２３の上部との間は封止
樹脂１０が充填されない状態で成型される。
従って、アイランドに樹脂膜が形成されていれば突起２
３と樹脂膜との間が離れていても、第１図に示すように
、成型樹脂７の開口部６が確保できることになる。
３と樹脂膜との間が離れていても、第１図に示すように
、成型樹脂７の開口部６が確保できることになる。
なお、コーティング樹脂としてはシリコン樹脂でなくエ
ポキシ系、ポリイミド系等の有機材料、あるいは複合材
料等も使用できる。
ポキシ系、ポリイミド系等の有機材料、あるいは複合材
料等も使用できる。
第６図は本発明の第２の実施例の断面図である。
第６図に示すように、第２の実施例は上述した第１の実
施例のようにアイランド３の裏面側に樹脂膜を形成する
だけでなく、半導体チップ１の全面を覆って樹脂コーテ
ィングした樹脂膜１２を形成している。
施例のようにアイランド３の裏面側に樹脂膜を形成する
だけでなく、半導体チップ１の全面を覆って樹脂コーテ
ィングした樹脂膜１２を形成している。
この場合は、前述した第２図に示す樹脂コーティングを
行う際に、半導体チップ１を裏返して樹脂コーティング
の工程・を追加すればよい。
行う際に、半導体チップ１を裏返して樹脂コーティング
の工程・を追加すればよい。
第２の実施例では、樹脂膜１２が半導体チップ１の全面
を覆っているため、より完全な成型樹脂７ｂによる樹脂
封止と内部応力の緩和ができる利点がある。
を覆っているため、より完全な成型樹脂７ｂによる樹脂
封止と内部応力の緩和ができる利点がある。
以上説明したように本発明の半導体装置は、アイランド
の裏面に成型樹脂の開口部をもつ半導体装置においてア
イランドの裏面に樹脂膜を形成することにより、樹脂膜
による界面密着と内部応力の吸収が達成できるので成型
樹脂の開口部の剥れや内部クラックを防止できるという
効果がある。
の裏面に成型樹脂の開口部をもつ半導体装置においてア
イランドの裏面に樹脂膜を形成することにより、樹脂膜
による界面密着と内部応力の吸収が達成できるので成型
樹脂の開口部の剥れや内部クラックを防止できるという
効果がある。
又、樹脂膜を形成することにより、樹脂封止時に下金型
の突起の上面と樹脂膜との間を離しても開口部が形成で
きるので、アイランドが変形したり汚染、傷をうけるこ
とを防止できるという効果がある。
の突起の上面と樹脂膜との間を離しても開口部が形成で
きるので、アイランドが変形したり汚染、傷をうけるこ
とを防止できるという効果がある。
第１図は本発明の第１の実施例の断面図、第２図はコー
ティング樹脂の塗布工程を説明するためのコーティング
装置の断面図、第３図は樹脂封止の工程を説明するため
の封止金型の断面図、第４図（ａ）〜（ｃ）は樹脂膜が
ないときの封止樹脂の充填状態を工程順に示す第３図の
Ａ−Ａ’線線断断面図第５図（ａ）〜＜ｃ＞は樹脂膜が
あるときの封止樹脂の充填状態を工程順に示す第３図の
Ａ−Ａ’線線断断面図第６図は本発明の第２の実施例の
゛断面図、第７図は従来の半導体装置の一例の断面図、
第８図及び第９図はそれぞれ第７図の半導体装置の問題
点を説明するための半導体装置の断面図である。 １・・・半導体チップ、２・・・リードフレーム、３・
・・アイランド、４・・・リード、５・・・金属ワイヤ
、６゜６−．６ｂ’・・開口部、７，７．．７ｂ・・・
成型樹脂、８・・・剥れ、９・・・内部クラック、１０
・・・封止樹脂、１１．１２・・・樹脂膜、１３・・・
支持台、１４・・・シリンジ、１５・・・コーティング
樹脂、２１・・・上金型、２２・・・下金型、２３・・
・突起、３１・・・ゲート部、３２・・・エアーベント
部。 へ′坐拶聞旨 ｌ￥臂１肩※升／フ。 第２図 第２図 条Ｊ閃
ティング樹脂の塗布工程を説明するためのコーティング
装置の断面図、第３図は樹脂封止の工程を説明するため
の封止金型の断面図、第４図（ａ）〜（ｃ）は樹脂膜が
ないときの封止樹脂の充填状態を工程順に示す第３図の
Ａ−Ａ’線線断断面図第５図（ａ）〜＜ｃ＞は樹脂膜が
あるときの封止樹脂の充填状態を工程順に示す第３図の
Ａ−Ａ’線線断断面図第６図は本発明の第２の実施例の
゛断面図、第７図は従来の半導体装置の一例の断面図、
第８図及び第９図はそれぞれ第７図の半導体装置の問題
点を説明するための半導体装置の断面図である。 １・・・半導体チップ、２・・・リードフレーム、３・
・・アイランド、４・・・リード、５・・・金属ワイヤ
、６゜６−．６ｂ’・・開口部、７，７．．７ｂ・・・
成型樹脂、８・・・剥れ、９・・・内部クラック、１０
・・・封止樹脂、１１．１２・・・樹脂膜、１３・・・
支持台、１４・・・シリンジ、１５・・・コーティング
樹脂、２１・・・上金型、２２・・・下金型、２３・・
・突起、３１・・・ゲート部、３２・・・エアーベント
部。 へ′坐拶聞旨 ｌ￥臂１肩※升／フ。 第２図 第２図 条Ｊ閃
Claims (1)
- リードフレームの半導体チップ搭載面の裏面側が露出
するように樹脂封止して形成した開口部を有する半導体
装置において、樹脂封止前に少くとも前記裏面を覆って
形成された樹脂膜を有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066145A JPS63232452A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066145A JPS63232452A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63232452A true JPS63232452A (ja) | 1988-09-28 |
Family
ID=13307402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62066145A Pending JPS63232452A (ja) | 1987-03-20 | 1987-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63232452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
-
1987
- 1987-03-20 JP JP62066145A patent/JPS63232452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314842A (en) * | 1988-09-30 | 1994-05-24 | Kabushiki Kaisha Toshiba | Resin-sealed type semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2843464B2 (ja) | 固体撮像装置 | |
| US6482675B2 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JPH03503342A (ja) | 半導体装置パッケージ及びその製造方法 | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP3606078B2 (ja) | 半導体装置およびその製造方法 | |
| US6372553B1 (en) | Disposable mold runner gate for substrate based electronic packages | |
| JP4591362B2 (ja) | 電子装置の製造方法 | |
| JPS63232452A (ja) | 半導体装置 | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS634945B2 (ja) | ||
| CN108831839B (zh) | 一种去除半导体塑封制程中所产生毛边的方法 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JPH11297750A (ja) | 半導体装置およびその製造方法および半導体装置の実装方法 | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4308698B2 (ja) | 半導体装置 | |
| JPH01205454A (ja) | リードフレーム | |
| JPH07161909A (ja) | 樹脂封止型半導体装置 | |
| JPH0722559A (ja) | リードフレーム | |
| JP2000124237A (ja) | 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH04252041A (ja) | 混成集積回路の製造方法 | |
| JPH04280459A (ja) | 樹脂封止型半導体装置 |