KR920005383A - 오프셋 게이트 구조 트랜지스터 및 그 제조 방법 - Google Patents
오프셋 게이트 구조 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR920005383A KR920005383A KR1019910014905A KR910014905A KR920005383A KR 920005383 A KR920005383 A KR 920005383A KR 1019910014905 A KR1019910014905 A KR 1019910014905A KR 910014905 A KR910014905 A KR 910014905A KR 920005383 A KR920005383 A KR 920005383A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- insulating film
- gate
- gate electrode
- offset
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims 14
- 230000005684 electric field Effects 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 관한 오프셋 게이트 구조 트랜지스터의 단면도.
Claims (6)
- 제1도전형의 반도체 기판(10)과; 상기 기판에 형성된 적어도 2개의 제2도전형의 전극 영역(18)과; 상기 전극 영역 상호간의 상기 기판상에 이 기판과 절연시키는 절연 수단(12)을 통하여 형성되고 적어도 한쪽의 측면을 상기 상호간에 배치하며 오프셋 영역(100)을 구성하도록 배치된 게이트 전극(14)을 구비하고, 상기 게이트 전극이 이 게이트 전극 직하의 판에 미치는 제1의 전계보다 상기 게이트 전극이 상기 오프셋 영역의 기판에 미치는 제2의 전계가 등등 내지 강한 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.
- 제1항에 있어서, 상기 절연 수단은 게이트 절연막이고, 상기 오프셋 영역상에는 상기 게이트 절연막 보다도 유전율이 높은 절연막(16)이 형성되어 있는 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.
- 제1도전형의 반도체 기판(100)과; 상기 기판상에 게이트 절연막(12)을 통하여 형성된 게이트 전극(14)과; 상기 게이트 전극 측면에 접하여 형성된 측벽상 절연막(16)과; 상기 기판내에 형성되고, 상기 측벽상 절연막과 상기 기판과의 계면에 단부를 접하고 오프셋 영역(100)을 구성하도록 배치된 적어도 2개의 제2도전형의 전극 영역(18)을 구비하고, 상기 게이트 전극이 이 게이트 전극 직하의 기판에 미치는 제1의 전계보다 상기 게이트 전극이 상기 오프셋 영역의 기판에 미치는 제2의 전계가 등등 내지 강한 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.
- 제3항에 있어서, 상기 측벽상 절연막의 유전율은 상기 게이트 절연막의 유전율 보다 높은 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.
- 제3항에 있어서, 상기 측벽상 절연막은 상기 기판에 접하여 형성되어 있는 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.
- 제1도전형의 반도체 기판(10) 주표면상에 게이트 절연막(12)을 형성하는 단계와; 상기 게이트 절연막상에 게이트 전극(14)을 형성하는 단계와; 상기 게이트 전극 측면에 상기 게이트 절연막보다 유전율이 높은 절연 재료에 의한 측벽상 절연막(16)을 형성하는 단계와; 상기 기판내에 상기 게이트 전극 및 측벽상 절연막을 마스크로서 제2도전 형의 불순물을 도입하는 단계와; 이상 단계의 결합으로 구성되는 것을 특징으로 하는 오프셋 게이트 구조 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22922090 | 1990-08-29 | ||
| JP90-229220 | 1990-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005383A true KR920005383A (ko) | 1992-03-28 |
| KR950006485B1 KR950006485B1 (ko) | 1995-06-15 |
Family
ID=16888713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014905A KR950006485B1 (ko) | 1990-08-29 | 1991-08-28 | 오프셋 게이트 구조 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950006485B1 (ko) |
-
1991
- 1991-08-28 KR KR1019910014905A patent/KR950006485B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950006485B1 (ko) | 1995-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR950034767A (ko) | Mis형 반도체장치 | |
| KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
| KR970060510A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR930020666A (ko) | 수직형 집적 반도체 구조체 | |
| KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
| KR910014993A (ko) | 반도체 디바이스 및 그 형성 방법 | |
| KR840006873A (ko) | 반도체 메모리 | |
| KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
| KR910019235A (ko) | 반도체기억장치 | |
| KR920015577A (ko) | 반도체장치 | |
| KR900019261A (ko) | 반도체장치 | |
| KR910019260A (ko) | 반도체장치및 그의 제조방법 | |
| KR910008857A (ko) | Mos형 전계효과 트랜지스터 및 그 제조방법 | |
| KR920005280A (ko) | Mos형 반도체장치 | |
| KR970072204A (ko) | 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법 | |
| KR910008861A (ko) | 집적회로소자 | |
| KR960019766A (ko) | 에스오아이(soi) 기판상의 모스페트(mosfet) | |
| KR910010731A (ko) | 반도체장치 및 그 제조방법 | |
| KR910017673A (ko) | 반도체장치 | |
| KR840005929A (ko) | Mos 트랜지스터 집적회로 | |
| KR920005383A (ko) | 오프셋 게이트 구조 트랜지스터 및 그 제조 방법 | |
| KR910017656A (ko) | 반도체장치 | |
| KR920022563A (ko) | 반도체 장치 및 그 제조방법 | |
| KR900015316A (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030530 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |