KR920003522A - 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 - Google Patents
수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 Download PDFInfo
- Publication number
- KR920003522A KR920003522A KR1019900011201A KR900011201A KR920003522A KR 920003522 A KR920003522 A KR 920003522A KR 1019900011201 A KR1019900011201 A KR 1019900011201A KR 900011201 A KR900011201 A KR 900011201A KR 920003522 A KR920003522 A KR 920003522A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- forming
- silicon nitride
- transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 8
- 238000009792 diffusion process Methods 0.000 claims 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 claims 4
- 238000003860 storage Methods 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000003990 capacitor Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정을 나타낸 단면도,
제3도는 본 발명의 제조공정에 의해 완성된 스택-트렌치 구조의 D램셀의 단면도.
Claims (4)
- 실리콘 기판(1)의 상면에 산화막(2), 질화실리콘막(3) 및 산화막(4)을 증착한 후 1차 트렌치를 식각하는 단계와, 질화실리콘 측벽 스페이서(6)를 형성하면서 2차 트렌치를 형성하고 산화막(5)을 2000Å 정도 성장하는 단계와, 트렌치의 바닥에 P+확산층(7)을 형성하여 이웃하는 셀과 분리시키고 트렌치의 벽면 산화막(5)을 부분적으로 정의하는 단계와, 폴리실리콘으로 전하저장용 전극(9)을 형성하면서 캐패시터 유전체(11)를 ONO의 구조로 형성하고 n+확산층(13)을 확산하여 트랜지스터의 소오스를 형성한 다음에, 폴리실리콘을 도포한 후 오우버 에치하여 폴리실리콘층(12)을 형성하는 단계와, 트렌치를 제외한 질화실리콘 측벽 스페이서(6)와 질화실리콘막(3) 및 산화막(2)을 습식식각으로 제거한후 게이트 산화막(14)을 기르고 워드선(15)과 비트선(17)을 형성하는 단계들에 의해 제조됨을 특징으로 하는 수직 트랜지스터를 갖는 스택-트렌치 구조의 D램셀.
- 제1항에 있어서, 트렌치의 내부에 전하저장용 전극(9)을 스택-트렌치의 형태로 형성하고 그 위에 수직구조의 워드선(15) 및 드레인(16)의 트랜스퍼 트랜지스터를 형성한 수직 트랜지스터를 갖는 스택-트랜치 구조의 D램셀.
- 실리콘 기판(1)의 상면에 산화막(2), 질화실리콘막(3) 및 산화막(4)을 증착한 후 1차 트렌치를 식각하는 단계와, 질화실리콘 측벽 스페이서(6)를 형성하면서 2차 트렌치를 형성하고 산화막(5)을 2000Å 정도 성장하는 단계와, 트렌치의 바닥에 P+확산층(7)을 형성하여 이웃하는 셀과 분리시키고 트렌치의 벽면 산화막(5)을 부분적으로 정의하는 단계와, 폴리실리콘으로 전하저장용 전극(9)을 형성하면서 캐패시터 유전체(11)를 ONO의 구조로 형성하고 n+확산층(13)을 확산하여 트랜지스터의 소오스를 형성한 다음에, 폴리실리콘을 도포한 후 오우버 에치하여 폴리실리콘층(12)을 형성하는 단계와, 트렌치를 제외한 질화실리콘 측벽 스페이서(6)와 질화실리콘막(3) 및 산화막(2)을 습식식각으로 제거한 후 게이트 산화막(14)을 기르고 워드선(15)과 비트선(17)을 형성하는 단계들에 의해 제조됨을 특징으로 하는 스틱 트랜지스터를 갖는 스택-트렌치 구조의 D램셀의 제조방법.
- 제3항에 있어서, 벽면 산화막(5)이 제거된 부분인 창을 통하여 n+확산층(13)이 확산되도록 하여 트랜스퍼트랜지스터와 전하저장용 전극(9)을 연결시키도록 한 수직 트랜지스터를 갖는 스택-트렌치 구조의 D램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011201A KR930010677B1 (ko) | 1990-07-23 | 1990-07-23 | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 |
| JP3070097A JP2529781B2 (ja) | 1990-04-03 | 1991-04-02 | 垂直トランジスタ―を有するスタック−トレンチ構造のｄｒａｍセルおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900011201A KR930010677B1 (ko) | 1990-07-23 | 1990-07-23 | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003522A true KR920003522A (ko) | 1992-02-29 |
| KR930010677B1 KR930010677B1 (ko) | 1993-11-05 |
Family
ID=19301587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900011201A KR930010677B1 (ko) | 1990-04-03 | 1990-07-23 | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930010677B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025739B1 (ko) * | 2008-08-29 | 2011-04-04 | 주식회사 하이닉스반도체 | 넥프리 수직게이트를 구비한 반도체장치 제조 방법 |
-
1990
- 1990-07-23 KR KR1019900011201A patent/KR930010677B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025739B1 (ko) * | 2008-08-29 | 2011-04-04 | 주식회사 하이닉스반도체 | 넥프리 수직게이트를 구비한 반도체장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010677B1 (ko) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043227A (ko) | 디램(dram) 셀 및 그 제조 방법 | |
| KR930006930A (ko) | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 | |
| KR960043226A (ko) | 디램 셀(dram) 및 그 제조 방법 | |
| TW200406040A (en) | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component | |
| JPH03209868A (ja) | Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル | |
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR910006977A (ko) | 분리병합형 홈의 구조를 갖는 d램 셀과 그 제조방법 | |
| US4811067A (en) | High density vertically structured memory | |
| KR960019728A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US5529946A (en) | Process of fabricating DRAM storage capacitors | |
| US4918499A (en) | Semiconductor device with improved isolation between trench capacitors | |
| KR920003522A (ko) | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 | |
| US5270239A (en) | Method for manufacturing a dynamic random access memory cell | |
| JP2841057B2 (ja) | Ｄｒａｍセルのキャパシタ製造方法 | |
| JPS6362370A (ja) | 半導体装置の製造方法 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| JP2529781B2 (ja) | 垂直トランジスタ―を有するスタック−トレンチ構造のｄｒａｍセルおよびその製造方法 | |
| KR0156096B1 (ko) | 트렌치-스택 디램 셀의 구조 및 그 제조방법 | |
| KR100210852B1 (ko) | 2단 트랜치 캐패시터 제조방법 및 그 구조 | |
| KR930006921A (ko) | 반도체 메모리 장치의 제조방법 및 그 구조 | |
| KR890008983A (ko) | 반도체 메모리 장치 및 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940012617A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR980006268A (ko) | 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법 | |
| KR910010511A (ko) | 폴리 실리콘 측벽 전극을 갖는 스택 구조의 d램셀과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081104 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |