KR910020698A - 클럭 추출 회로 - Google Patents
클럭 추출 회로 Download PDFInfo
- Publication number
- KR910020698A KR910020698A KR1019910008911A KR910008911A KR910020698A KR 910020698 A KR910020698 A KR 910020698A KR 1019910008911 A KR1019910008911 A KR 1019910008911A KR 910008911 A KR910008911 A KR 910008911A KR 910020698 A KR910020698 A KR 910020698A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- generating
- extraction circuit
- reference clock
- input data
- Prior art date
Links
- 238000000605 extraction Methods 0.000 title claims description 4
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 크럭 추출 회로의 한 실시예를 도시하는 블럭도, 제2도는 데이타 재생 장치를 도시하는 블록도.
Claims (1)
- 셀프 클럭 방식으로 전송되는 입력 데이타에 포함되는 클럭을 추출하는 클럭 추출 회로에 있어서, 상기한 입력 데이타의 입상 및 또는 입하의 타이밍을 기준으로 하여 입상 또는 입하, 소정 펄스폭으로 형성되는 윈도우 펄스를 발생하는 윈도우 발생 수단과, 제어 전압에 따라서 소정 주파수의 기준 클럭을 발생하는 전압 제어형 발진 수단과, 상기 기준 클럭 및 상기 윈도우 펄스의 위상을 비교하여, 이 위상차에 의한 상기 제어 전압을 발생하여 상기 전압 제어형 발진 수단에 귀환하여, 상기 기준 클럭의 상기 주파수를 제어하는 위상 비교 수단을 갖추어, 상기 윈도우 펄스의 상기 펄스폭 및 상기 기준 클럭의 상기 주파수를, 상기 입력 데이타의 전송 비율에 의해 절환하도록 한 것을 특징으로 하는 클럭 추출 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP141972 | 1984-07-09 | ||
| JP2141972A JPH0434768A (ja) | 1990-05-31 | 1990-05-31 | クロツク抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910020698A true KR910020698A (ko) | 1991-12-20 |
| KR100221885B1 KR100221885B1 (ko) | 1999-09-15 |
Family
ID=15304407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910008911A KR100221885B1 (ko) | 1990-05-31 | 1991-05-30 | 클럭 추출 회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5260841A (ko) |
| JP (1) | JPH0434768A (ko) |
| KR (1) | KR100221885B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2888398B2 (ja) * | 1992-12-10 | 1999-05-10 | 株式会社日立製作所 | ディジタル情報再生装置 |
| US5399995A (en) * | 1994-04-08 | 1995-03-21 | Raytheon Company | CMOS circuit providing 90 degree phase delay |
| JP3340558B2 (ja) * | 1994-06-14 | 2002-11-05 | 松下電器産業株式会社 | 信号検出装置およびそれを用いたクロック再生装置 |
| JP2859189B2 (ja) * | 1995-12-27 | 1999-02-17 | 日本電気アイシーマイコンシステム株式会社 | タイミングエラー検出回路 |
| DK172992B1 (da) * | 1998-09-14 | 1999-11-01 | Adler Randi | Fremgangsmåde til opdræt af svin og svinesti til brug ved udøvelse af fremgangsmåden |
| CN1808446A (zh) * | 2005-01-22 | 2006-07-26 | 鸿富锦精密工业（深圳）有限公司 | 高速电路中耦合传输线等效模型的撷取方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356518A (en) * | 1980-02-01 | 1982-10-26 | Ampex Corporation | High frequency digital PCM decoding apparatus |
| JPH079736B2 (ja) * | 1986-12-27 | 1995-02-01 | パイオニア株式会社 | 磁気記録再生装置 |
| US5142420A (en) * | 1989-04-28 | 1992-08-25 | Matsushita Electric Industrial Co., Ltd. | Sampling frequency reproduction system |
-
1990
- 1990-05-31 JP JP2141972A patent/JPH0434768A/ja active Pending
-
1991
- 1991-05-28 US US07/706,205 patent/US5260841A/en not_active Expired - Lifetime
- 1991-05-30 KR KR1019910008911A patent/KR100221885B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434768A (ja) | 1992-02-05 |
| US5260841A (en) | 1993-11-09 |
| KR100221885B1 (ko) | 1999-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003705A (ko) | 일부 및 시각의 보정방법 | |
| KR890003236A (ko) | 디지탈적으로 제어된 위상폐쇄루프장치 | |
| KR890001296A (ko) | 입력 클럭과 회로의 출력 펄스를 동기시키기 위한 장지 | |
| KR890009083A (ko) | 재기동가능한 멀티바이브레이터 | |
| KR890003084A (ko) | 병렬식 ac전력 시스템에서의 전원을 동기시키기 위한 회로 및 방법 | |
| KR840001026A (ko) | 데이타 독출회로 | |
| KR970023373A (ko) | 동기식 반도체 메모리 | |
| KR880014546A (ko) | 디지탈 pll 회로 | |
| KR910020698A (ko) | 클럭 추출 회로 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR880000880A (ko) | 비 교 기 | |
| KR880009473A (ko) | 주파수 변조회로 | |
| KR860002825A (ko) | 동기 버퍼 회로 | |
| KR890006085A (ko) | Pll 회로 | |
| KR920020856A (ko) | 동기 클록 발생 회로 | |
| KR840002602A (ko) | 인커밍 시그날에 따른 위상을 오실레이터에 인가하는 방법과 장치 | |
| KR850003092A (ko) | 동기시스템용 위상검파장치 | |
| KR890007564A (ko) | 라인 동기화 회로 | |
| KR890006072A (ko) | 식별신호를 발생시키는 장치를 가진 텔레비젼수상기의 회로 | |
| KR840005634A (ko) | 클럭 재생회로 | |
| KR910017772A (ko) | 전자식 인버터의 주파수 제어 방법 및 장치 | |
| KR900005419A (ko) | 수정된 듀오바이너리 변조방식에 의한 디지탈신호의 자기기록방식 | |
| KR920015717A (ko) | 동기회로 | |
| KR930011432A (ko) | 스텝펄스의 간격을 이용한 서브 스텝 제어신호 발생회로 | |
| KR870005392A (ko) | 주종(主從) 래치회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030519 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |