KR910008964A - 분할비율이 변화될 수 있는 주파수 분할회로 - Google Patents

분할비율이 변화될 수 있는 주파수 분할회로 Download PDF

Info

Publication number
KR910008964A
KR910008964A KR1019900016440A KR900016440A KR910008964A KR 910008964 A KR910008964 A KR 910008964A KR 1019900016440 A KR1019900016440 A KR 1019900016440A KR 900016440 A KR900016440 A KR 900016440A KR 910008964 A KR910008964 A KR 910008964A
Authority
KR
South Korea
Prior art keywords
signal
delay
frequency
output
input
Prior art date
Application number
KR1019900016440A
Other languages
English (en)
Other versions
KR940005006B1 (ko
Inventor
가주오 야마시타
Original Assignee
토미오까 겡이찌로우
니뽄 무센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토미오까 겡이찌로우, 니뽄 무센 가부시끼가이샤 filed Critical 토미오까 겡이찌로우
Publication of KR910008964A publication Critical patent/KR910008964A/ko
Application granted granted Critical
Publication of KR940005006B1 publication Critical patent/KR940005006B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음

Description

분할비율이 변화될 수 있는 주파수 분할회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1의 실시예에 따른 주파수 분할회로의 블록 다이아그램.
제3도는 제2도의 주파수 분할회로의 분할동작을 설명하기 위한 타임챠트.
제4도는 본 발명의 제2의 실시예에 따른 주파수 분할 회로의 블록 다이아그램.

Claims (3)

  1. 입력주파수를 갖는 입력신호에 반응해 상기 입력 주파수의 상기 입력신호를 출력주파수를 갖는 출력신호로 분할하기 위한 주파수 분할회로에 있어서, 각각 상기 입력주파수를 갖는 제1의 신호와, 이 제1의 신호에 반대되는 위상을 갖는 제2의 신호를 만들어내기 위해 상기 입력신호에 반응하는 회로, 상기 제1 및 제2의 신호에 따라 기본신호를 지연시켜 제1의 지연신호를 만들어 내기 위한 제1의 래지회로, 상기 제2 및 제1의 신호에 따라 상기 제1의 지연신호를 지연시켜 제2의 지연회로와 이 제2의 지연신호에 반대되는 위상을 갖는 제1의 반전된 지연신호를 만들어 내기 위한 제2의 래치회로, 상기 제1 및 제2의 신호에 따라 제2의 지연신호를 지연시켜 제3의 지연신호를 만들어내기 위한 제3의 래치신호, 상기 제3의 지연회로와 서로 상이한 제1 및 제2의 레벨을 갖는 무우드 신호에 반응하여 제1의OR신호를 만들어 내기 위한 제1의 OR게이트, 상기 제2 및 제1의 신호에 따라 상기 제1의 OR신호를 제4의 지연신호로 지연시켜 상기 제4의 지연신호에 반대되는 위상을 갖는 제2의 반전된 지연신호를 만들어 내기 위한 제4의 래치회로, 상기 제1 및 제2의 반전된 지연신호에 반응하여 상기 기본신호로서 제2의 OR신호를 만들어 내기 위한 제2의 OR게이트 그리고 상기 모우드 신호가 제1의 레벨을 가질경우 제1의 주파수를 그리고 상기 모우드 신호가 제2의 레벨을 가질 경우 상기 제1의 주파수와 다른 제2의 주파수를 출력주파수로 갖는 상기 출력 신호를 상기 제3의 지연신호에 따라 출력하기 위한 출력수단을 포함하는 것을 특징으로 하는 주파수 분할회로.
  2. 입력주파수를 갖는 입력회로에 반응하여 상기 입력주파수의 입력신호를 출력주파수를 갖는 출력신호로 분할하기 위한 주파수분할 회로에 있어서, 각각, 상기 입력 주파수를 갖는 제1의 신호와 이 신호에 반대되는 위상을 갖는 제2의 신호를 만들어 내기 위해 상기 입력신호에 반응하는 회로, 상기 제1의 신호에 따라 기본신호를 지연시켜 제1의 지연신호를 만들어 내기 위한 제1의 래치신호, 상기 제2의 신호에 따라 상기 제1의 지연신호를 지연시켜 제2의 지연신호와 이 제2의 지연신호에 반대되는 위상을 갖는 제1의 반전된 지연신호를 만들어내기 위한 제2의 래치회로, 상기 제1의 신호에 따라 상기 제2의 지연신호를 지연시켜 제3의 지연신호를 만들어내기 위한 제3의 래치회로, 상기 제3의 지연신호와, 서로 상이한 제1 및 제2의 레벨을 갖는 모우드신호에 반응하여 제1의 OR신호를 만들어내기 위한 제1의 OR게이트, 상기 제2의 신호에 따라 상기 제1의 OR신호를 제4의 지연신호로 지연시켜 상기 제4의 지연신호에 반대되는 위상을 갖는 제2의 반전된 지연신호를 만들어내기 위한 제4의 래치회로, 상기 제1 및 제2의 반전된 지연신호에 반응하여 상기 기본신호로서 제2의 OR신호를 만들어내기 위한 제2의 OR게이트 그리고 상기 모우드신호가 제1의 레벨을 가질경우 제1의 주파수를 그리고 상기 모우드 신호가 제2의 레벨을 가질 경우 상기 제1의 주파수와 다른 제2의 주파수를 출력주파수로 갖는 상기 출력신호를 상기 제3의 지연신호에 따라 출력하기 위한 출력수단을 포함하는 것을 특징으로 하는 주파수 분할회로.
  3. 제1항 또는 제2항에 있어서, 상기 출력수단은 예정된 지연시간에 상기 제3의 지연신호를 예정된 지연신호로 분할하기 위한 주파수 분할수단, 상기 예정된 지연신호에 따라 상기 모우드 신호를 만들어 내기 위한 수단, 그리고 상기 예정된 지연신호가 상기 출력신호로서 출력되는 출력단자를 포함하는 것을 특징으로 하는 주파수 분할회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016440A 1989-10-16 1990-10-16 분할비율이 변화될 수 있는 주파수 분할회로 KR940005006B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-266225 1989-10-16
JP266225 1989-10-16
JP1266225A JP3003078B2 (ja) 1989-10-16 1989-10-16 分周比の切換え可能な分周回路

Publications (2)

Publication Number Publication Date
KR910008964A true KR910008964A (ko) 1991-05-31
KR940005006B1 KR940005006B1 (ko) 1994-06-09

Family

ID=17428006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016440A KR940005006B1 (ko) 1989-10-16 1990-10-16 분할비율이 변화될 수 있는 주파수 분할회로

Country Status (3)

Country Link
US (1) US5077764A (ko)
JP (1) JP3003078B2 (ko)
KR (1) KR940005006B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036148A (ko) * 2018-09-27 2020-04-07 현대오트론 주식회사 신호 분배 장치 및 그 동작 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195111A (en) * 1990-09-07 1993-03-16 Nihon Musen Kabushiki Kaisha Programmable frequency dividing apparatus
JP2611542B2 (ja) * 1990-11-26 1997-05-21 三菱電機株式会社 可変分周回路
JP2695535B2 (ja) * 1991-04-18 1997-12-24 三菱電機株式会社 タイマ入力制御回路及びカウンタ制御回路
FI88567C (fi) * 1991-07-04 1993-05-25 Nokia Mobile Phones Ltd En generell synkronisk 2N+1 -divisor
DE4340966C1 (de) * 1993-12-01 1995-01-19 Siemens Ag Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse
EP0683566A1 (de) * 1994-05-17 1995-11-22 Siemens Aktiengesellschaft Schaltungsanordnung zum Teilen eines Taktsignals
US5499280A (en) * 1995-02-02 1996-03-12 Qualcomm Incorporated Clock signal generation
US5552732A (en) * 1995-04-25 1996-09-03 Exar Corporation High speed divide by 1.5 clock generator
FR2734966B1 (fr) * 1995-05-31 1997-08-14 Sgs Thomson Microelectronics Diviseur programmable rapide
US20020089353A1 (en) * 1998-07-13 2002-07-11 Abdellatif Bellaouar Current mode logic gates for low-voltage high-speed applications
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
JP2002246895A (ja) * 2001-02-16 2002-08-30 Mitsubishi Electric Corp カウンタ回路
US9438257B1 (en) * 2015-07-02 2016-09-06 Aura Semiconductor Pvt. Ltd Programmable frequency divider providing output with reduced duty-cycle variations over a range of divide ratios

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5017958A (ko) * 1973-06-19 1975-02-25
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
US4394769A (en) * 1981-06-15 1983-07-19 Hughes Aircraft Company Dual modulus counter having non-inverting feedback
JPS5994444U (ja) * 1982-12-15 1984-06-27 三洋電機株式会社 ２モジユラスプリスケ−ラ
US4573176A (en) * 1983-11-18 1986-02-25 Rca Corporation Fractional frequency divider
US4703495A (en) * 1986-05-23 1987-10-27 Advanced Micro Device, Inc. High speed frequency divide-by-5 circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200036148A (ko) * 2018-09-27 2020-04-07 현대오트론 주식회사 신호 분배 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR940005006B1 (ko) 1994-06-09
US5077764A (en) 1991-12-31
JP3003078B2 (ja) 2000-01-24
JPH03129923A (ja) 1991-06-03

Similar Documents

Publication Publication Date Title
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR890003236A (ko) 디지탈적으로 제어된 위상폐쇄루프장치
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR890006010A (ko) Fm 라디오 수신기
KR920001488A (ko) 디스크 재생 장치
KR850003479A (ko) 반도체 집적 회로
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR920022677A (ko) 주파수 체배기
KR880000880A (ko) 비 교 기
KR950015061A (ko) 동기식 이진 카운터
KR840002602A (ko) 인커밍 시그날에 따른 위상을 오실레이터에 인가하는 방법과 장치
KR850006802A (ko) 데이터 전송 장치
KR940012090A (ko) 클럭분주회로
KR920003769A (ko) 서라운드 제어회로
KR840005634A (ko) 클럭 재생회로
KR910009107A (ko) 색신호 인핸서
KR890016774A (ko) 위상동기회로
KR910006136A (ko) 인버터 제어 호이스트
KR910015191A (ko) 음향효과 장치
KR890017658A (ko) 전자악기의 adsr 데이터 출력 제어시스템
KR910015112A (ko) 발진기(vco)
KR950016272A (ko) 클럭동기회로
KR900019459A (ko) 수평 편향 회로
KR950013020A (ko) 오디오 신호의 다이나믹 레인지 확장회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee