KR910020549A - 부스(Booth) 알고리즘을 사용하는 병렬 승산기 - Google Patents
부스(Booth) 알고리즘을 사용하는 병렬 승산기 Download PDFInfo
- Publication number
- KR910020549A KR910020549A KR1019900008199A KR900008199A KR910020549A KR 910020549 A KR910020549 A KR 910020549A KR 1019900008199 A KR1019900008199 A KR 1019900008199A KR 900008199 A KR900008199 A KR 900008199A KR 910020549 A KR910020549 A KR 910020549A
- Authority
- KR
- South Korea
- Prior art keywords
- skip
- modified
- tree
- full adder
- adder
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
- G06F7/44—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
- G06F7/5318—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel with column wise addition of partial products, e.g. using Wallace tree, Dadda counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3876—Alternation of true and inverted stages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 병렬 승산기를 나타낸 다이어그램, 제5도는 월락 트리의 구조를 나타낸 다이어그램으로서 (A)는 일반적인 월락 트리의 구조, (B)는 이 발명에 따른 수정형 월락트리의 구조, 제7도는 이 발명에 따른 병렬 승산기에서 마지막 연산시 사용되는 하이브리드 프리픽스(Hybird prefix) 가산기이다.
Claims (29)
- 승부(Y)의 비트값을 부스 알고리즘으로 연산하여 부호화된 신호를 출력시키는 수정형 부스 부호기(MBE)와, 상기 수정형 부스부호기(MBE)에 연결되고 피승수(X)의 값과 수정형 부스 부호기(MBE)의 부호화된 신호를 연산시켜 부분곱을 생성시키고 부분곱들을 스킵간격만큼씩 이동시켜 더하는 스킵 배열(SAP)과, 상기 스킵 배열(SAP)에 연결되어 스킵배열에서 출력된 2진비트들을 고속으로 가산시키는 수정형 월락트리(MBT)와, 상기 수정형 월락트리(MWT)에 연결되어 수정형 월락트리에서 연산되어 출력된 두행의 값을 가산시키는 하이브리드 프리픽스 가산기(HPA)와, 로 구성된 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제1항에 있어서, 스킵 배열(SAP)는 n/2개의 부분곱행을 수행하는 제1행 피연산자 가산셀(SL11)내지 제8행 피연산자 가산셀(CL18)로 구성되고, 상기 각각의 제1행 내지 제8행 피연산자 가산셀(CL11∼CL18)은 3(log(n/2))스킵되어 다음행의 피연산자 가산셀(CL3∼CL18)과 연산처리되게 구성한 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제1항에 있어서, 수정형 월락트리(MWT)는 스킵 배열(SAP)에서 연산된 연산값(P0-P8)이 입력되는 전가산기 (61)(71)(81)와, 상기 전가산기 (61)(71)(81)의 출력측에 연결되어 풀가산기(61)(71)(81)에서 가산된 값의올림수(C)들을 가산시키는 전가산기(91)와, 상기전가산기(61)(71)(81)의출력측에 연결되어 전가산기(61)(71)(81)에서 가산된 합(S)들을 가산시키는 전가산기(92)와, 상기 전가산기(91)(92)이 출력측에 연결되어 전가산기(91)의 합(S)과 전가산기(91)(92)이 올림수(C)들을 가산시키는 전가산기(93)와, 전가산기(92)(93)의출력측에 연결되어, 전가산기(93)와, 전가산기(92)(93)의 출력측에 연결되어 전가산기(93)이 올림수(C)와 전가산기(92)(93)의 합(S)들을 가산시키는 전가산기(94)와,로 구성된 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제1항에 있어서, 하이브리드 프리픽스 가산기(HPA)는 pg셀, bp셀, white셀, sum셀들을 포함하고 다음과 같은 식들을 만족하는 회로들로 구성된 스킵배열과 수정형 월락트리를 사용하는 병렬승산기.
- ⅰ) pg셀
- (pi.1)′=(ai+bi)′
- (gi.1)′=(ai·bi)′
- ⅱ) bp셀
- (pj.2k+1)′=(pi.2k·pj.2k)′
- (gj.2k+1)′=(gi.2k·gj.2k+gj.2k)′
- ⅲ) bn셀
- pj.2k=((pi.2k-1)′+(pj.k-1)′)
- pj.2k=((pi.2k-1)′+(pj.k-1)′(gj.2k-1)′)′
- ⅳ) white셀
- pi.k=(pi.k-1)′
- gi.k=(gi.k-1)′
- ⅴ) sum셀
- si=((ci+(pi.1)′-(ci-1)')((gi.1)′+(ci-1)′))′
- 제1항 또는 제2항에 있어서, 스킵 배열(SAP)의 스킵 간격은 n/2(2log(n/2)이고, n/2개의 부분곱행은 n(2log(n/2))개씩 하나의 군을 형성시키도록 구성하여 스킵 횟수는 log(n/2)-3이고, 시킵배열의 계산시간은 log(n/2)-2가 되게한 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제3항에 있어서, 수정형 월락트리(MWT)는 스킵 배열(SAP)의 연산값을 가산하는 전가산기(61)(71)(81)와, 자리올림수(C)들을 가산하는 전가산기(91)와, (S)들을 가산하는 전가산기(92)와, 연산마무리 단계의 전가산기(93)(94)로 구성되고, 상기 전가산기(91)(92)(94)들은 부입력-정출력의셀들로 구성하며, 상기 전가산기(61)(71)(81)(93)들은 정입력-부출력 셀들로 구성시킨 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제6항에 있어서, 풀가산기 사용되는 정입력-부출력 셀들은 다음식을 만족하는 CMOS 트랜지스터로 구성시킨 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- Cout′=(cin(a+b)+a·b)′
- Sum′=(Cout(a+b+cin)+a+b·cin)′
- 제6항에 있어서, 풀가산기로 사용되는 부입력-정입력 셀들은 다음식을 만족하는 CMOS 트랜지스터들로 구성시킨 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- Cout=((cin′+a′·b′)·(a′+b′))′
- Sum=((Cout+a′·b′)·(a′+b′+cin))′
- 승수(Y)의 비트값을 부스알고리즘으로 연산하여 부호화된 신호를 출력시키는 수정형 부스 부호기(MBE)와, 상기 수정형 부스 부호기(MBE)에 연결되고 피승수(X)의 값과 수정형 부스 부호기(MBE)의 보호화된 신호를 연산시켜 부본곱을 생성시키고 부분곱들을 스킵 간격반큼씩 이동시켜 더하는 스킵 배열(SAP)파, 상기 스킵 배열(SAP)에 연결되어 스킵배역에서 출력된 2진비트들을 고속으로 가산시키는 수정형 월락트리(MWT)와, 상기 수정형 월락트리(MWT)에 연결되어 수정형 월락트리에서 연산되어 출력된 두행의값을 가산시키는 하이브리드 프리픽스 가산기(HPA)와, 로 구성된 스킵 배열과 수정형 월락 트리를 사용하는 병렬승산기.
- 제9항에 있어서, 하이브리드 프리픽스 가산기(HPA)가 일반적인 고속 가산기로 사용되는 스킵 배열과 수정형 월락트리를사용하는 병렬 승산기.
- ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900008199A KR920006323B1 (ko) | 1990-05-31 | 1990-05-31 | 스킵(Skip)배열과 수정형 월리스(Wallace)트리를 사용하는 병렬 승산기 |
US07/638,449 US5181185A (en) | 1990-05-31 | 1991-01-04 | Parallel multiplier using skip array and modified wallace tree |
JP03015984A JP3115009B2 (ja) | 1990-05-31 | 1991-01-14 | 跳躍配列と修正形ワラストリーとを使用する並列乗算器 |
CN91100375A CN1020806C (zh) | 1990-05-31 | 1991-01-15 | 使用跳跃阵列和变形***树的并行乘法器 |
FR9100362A FR2662829B1 (fr) | 1990-05-31 | 1991-01-15 | Multiplicateur parallele utilisant un reseau de saut et un arbre de wallace modifie. |
DE4101004A DE4101004C2 (de) | 1990-05-31 | 1991-01-15 | Paralleler Multiplizierer mit Sprungfeld und modifiziertem Wallac-Baum |
GB9100849A GB2244572B (en) | 1990-05-31 | 1991-01-15 | Parallel binary multiplier |
ITMI910076A IT1245097B (it) | 1990-05-31 | 1991-01-15 | Moltiplicatore parallelo che usa un allineamento ed un decodificatore di wallace ad albero |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900008199A KR920006323B1 (ko) | 1990-05-31 | 1990-05-31 | 스킵(Skip)배열과 수정형 월리스(Wallace)트리를 사용하는 병렬 승산기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020549A true KR910020549A (ko) | 1991-12-20 |
KR920006323B1 KR920006323B1 (ko) | 1992-08-03 |
Family
ID=19299764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900008199A KR920006323B1 (ko) | 1990-05-31 | 1990-05-31 | 스킵(Skip)배열과 수정형 월리스(Wallace)트리를 사용하는 병렬 승산기 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5181185A (ko) |
JP (1) | JP3115009B2 (ko) |
KR (1) | KR920006323B1 (ko) |
CN (1) | CN1020806C (ko) |
DE (1) | DE4101004C2 (ko) |
FR (1) | FR2662829B1 (ko) |
GB (1) | GB2244572B (ko) |
IT (1) | IT1245097B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960029957A (ko) * | 1995-01-03 | 1996-08-17 | 윌리엄 이. 힐러 | 월레이스 트리 멀티플라이어내에 각각의 적 비트를 형성하기 위한 전류 모드 회로 |
KR100425673B1 (ko) * | 1996-09-10 | 2004-06-12 | 엘지전자 주식회사 | 피피알기법을이용한곱셈방법 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5978827A (en) * | 1995-04-11 | 1999-11-02 | Canon Kabushiki Kaisha | Arithmetic processing |
US6066178A (en) * | 1996-04-10 | 2000-05-23 | Lsi Logic Corporation | Automated design method and system for synthesizing digital multipliers |
JP3652447B2 (ja) * | 1996-07-24 | 2005-05-25 | 株式会社ルネサステクノロジ | ツリー回路 |
US5943250A (en) * | 1996-10-21 | 1999-08-24 | Samsung Electronics Co., Ltd. | Parallel multiplier that supports multiple numbers with different bit lengths |
US5974437A (en) * | 1996-12-02 | 1999-10-26 | Synopsys, Inc. | Fast array multiplier |
US5935202A (en) * | 1997-03-25 | 1999-08-10 | International Business Machines Corporation | Compressor circuit in a data processor and method therefor |
US6029187A (en) * | 1997-10-28 | 2000-02-22 | Atmel Corporation | Fast regular multiplier architecture |
US7313585B2 (en) * | 2003-08-30 | 2007-12-25 | Hewlett-Packard Development Company, L.P. | Multiplier circuit |
US7769797B2 (en) * | 2004-01-20 | 2010-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of multiplication using a plurality of identical partial multiplication modules |
CN106445471B (zh) * | 2016-10-13 | 2018-06-01 | 北京百度网讯科技有限公司 | 处理器和用于在处理器上执行矩阵乘运算的方法 |
CN107977191B (zh) * | 2016-10-21 | 2021-07-27 | 中国科学院微电子研究所 | 一种低功耗并行乘法器 |
CN111258546B (zh) * | 2018-11-30 | 2022-08-09 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、芯片及电子设备 |
CN111258545B (zh) * | 2018-11-30 | 2022-08-09 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、芯片及电子设备 |
CN111258633B (zh) * | 2018-11-30 | 2022-08-09 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、芯片及电子设备 |
CN110209374B (zh) * | 2019-05-23 | 2021-04-20 | 浙江大学 | 一种基于racetrack memory的乘法器及其操作方法 |
CN110378477B (zh) * | 2019-08-30 | 2023-09-08 | 上海寒武纪信息科技有限公司 | 乘法器、数据处理方法、芯片及电子设备 |
CN114840170B (zh) * | 2022-04-14 | 2024-07-02 | 苏州大学 | 基于阻类存储器的2bit和4bit***树型乘法器电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4153938A (en) * | 1977-08-18 | 1979-05-08 | Monolithic Memories Inc. | High speed combinatorial digital multiplier |
JPS5663649A (en) * | 1979-10-26 | 1981-05-30 | Nec Corp | Parallel multiplication apparatus |
FR2524175A1 (fr) * | 1982-03-25 | 1983-09-30 | Labo Cent Telecommunicat | Structure de multiplieur rapide en circuit integre mos |
US4556948A (en) * | 1982-12-15 | 1985-12-03 | International Business Machines Corporation | Multiplier speed improvement by skipping carry save adders |
JPS60105042A (ja) * | 1983-08-05 | 1985-06-10 | テキサス インスツルメンツ インコ−ポレイテツド | マルチレベル論理回路 |
JPS60237534A (ja) * | 1984-05-09 | 1985-11-26 | Toshiba Corp | 並列乗算器 |
US4575812A (en) * | 1984-05-31 | 1986-03-11 | Motorola, Inc. | X×Y Bit array multiplier/accumulator circuit |
JPS6158036A (ja) * | 1984-08-29 | 1986-03-25 | Toshiba Corp | 乗算器 |
JPS61114338A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 乗算器 |
GB2189630B (en) * | 1986-04-23 | 1990-02-14 | Stc Plc | Multiplier |
JPS6378229A (ja) * | 1986-09-20 | 1988-04-08 | Fujitsu Ltd | 乗算器の単位回路 |
US4809211A (en) * | 1986-09-25 | 1989-02-28 | Texas Instruments Incorporated | High speed parallel binary multiplier |
US4918639A (en) * | 1987-11-03 | 1990-04-17 | International Business Machines Corporation | Overlapped multiple-bit scanning multiplication system with banded partial product matrix |
JPH01228023A (ja) * | 1988-03-08 | 1989-09-12 | Nec Corp | 全加算器 |
JPH083787B2 (ja) * | 1988-10-21 | 1996-01-17 | 株式会社東芝 | 単位加算器および並列乗算器 |
-
1990
- 1990-05-31 KR KR1019900008199A patent/KR920006323B1/ko not_active IP Right Cessation
-
1991
- 1991-01-04 US US07/638,449 patent/US5181185A/en not_active Expired - Lifetime
- 1991-01-14 JP JP03015984A patent/JP3115009B2/ja not_active Expired - Lifetime
- 1991-01-15 FR FR9100362A patent/FR2662829B1/fr not_active Expired - Lifetime
- 1991-01-15 IT ITMI910076A patent/IT1245097B/it active IP Right Grant
- 1991-01-15 CN CN91100375A patent/CN1020806C/zh not_active Expired - Lifetime
- 1991-01-15 GB GB9100849A patent/GB2244572B/en not_active Expired - Lifetime
- 1991-01-15 DE DE4101004A patent/DE4101004C2/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960029957A (ko) * | 1995-01-03 | 1996-08-17 | 윌리엄 이. 힐러 | 월레이스 트리 멀티플라이어내에 각각의 적 비트를 형성하기 위한 전류 모드 회로 |
KR100425673B1 (ko) * | 1996-09-10 | 2004-06-12 | 엘지전자 주식회사 | 피피알기법을이용한곱셈방법 |
Also Published As
Publication number | Publication date |
---|---|
KR920006323B1 (ko) | 1992-08-03 |
GB9100849D0 (en) | 1991-02-27 |
GB2244572A (en) | 1991-12-04 |
ITMI910076A1 (it) | 1992-07-15 |
ITMI910076A0 (it) | 1991-01-15 |
FR2662829B1 (fr) | 1995-10-20 |
CN1056939A (zh) | 1991-12-11 |
GB2244572B (en) | 1993-12-01 |
IT1245097B (it) | 1994-09-13 |
JPH0520030A (ja) | 1993-01-29 |
CN1020806C (zh) | 1993-05-19 |
DE4101004A1 (de) | 1991-12-05 |
DE4101004C2 (de) | 1994-08-11 |
JP3115009B2 (ja) | 2000-12-04 |
FR2662829A1 (fr) | 1991-12-06 |
US5181185A (en) | 1993-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910020549A (ko) | 부스(Booth) 알고리즘을 사용하는 병렬 승산기 | |
US4168530A (en) | Multiplication circuit using column compression | |
KR890012222A (ko) | 제산 및 제곱근 계산 기능을 갖고 있는 부동 소숫점/정수 프로세서 및 제산기의 몫의 근사치 끝수 처리 방법 | |
WO1999022292A1 (en) | Fast regular multiplier architecture | |
GB1336930A (en) | Flow-through arithmetic apparatus | |
JP3018754B2 (ja) | 桁上げ先見加算方法とその装置 | |
ES465443A1 (es) | Perfeccionamientos en las sumadores binarias y decimales de alta velocidad. | |
JPH0713741A (ja) | アルファ合成演算器 | |
KR910006838A (ko) | 디지탈 가산 회로 | |
US4879677A (en) | Parallel adder circuit with sign bit decoder for multiplier | |
Wei | Fast signed-digit arithmetic circuits for residue number systems | |
JPH0793134A (ja) | 乗算器 | |
SE9203683L (sv) | Anordning för omvandling av ett binärt flyttal till en 2- logaritm i binär form eller omvänt | |
Keote et al. | VLSI design of 64bit× 64bit high performance multiplier with redundant binary encoding | |
US6742011B1 (en) | Apparatus and method for increasing performance of multipliers utilizing regular summation circuitry | |
Kanani et al. | A note on conditional-sum addition for base-2 systems | |
JP3190826B2 (ja) | 積和演算装置 | |
SU599263A1 (ru) | Устройство дл преобразовани двоичного кода в двоично-дес тичношестидес тиричный код | |
Radhakrishnan et al. | Using the 2n property to implement an efficient general purpose residue-to-binary converter | |
JPS6478322A (en) | Multi-input adder | |
SU1125623A1 (ru) | Устройство дл приближенного вычислени обратной величины нормализованной двоичной дроби | |
JPS5734247A (en) | Multiplication circuit | |
SU1024912A1 (ru) | Устройство дл вычислени функции @ = @ + @ | |
EP0249132A3 (en) | Arrangement for the bit-parallel addition of binary numbers with carry save overflow correction | |
SU860079A1 (ru) | Таблично-алгоритмический функциональный преобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 17 |
|
LAPS | Lapse due to unpaid annual fee |