KR910017305A - 멀티프로세서시스템 및 인터럽션제어장치 - Google Patents
멀티프로세서시스템 및 인터럽션제어장치 Download PDFInfo
- Publication number
- KR910017305A KR910017305A KR1019910003591A KR910003591A KR910017305A KR 910017305 A KR910017305 A KR 910017305A KR 1019910003591 A KR1019910003591 A KR 1019910003591A KR 910003591 A KR910003591 A KR 910003591A KR 910017305 A KR910017305 A KR 910017305A
- Authority
- KR
- South Korea
- Prior art keywords
- interruption
- request
- interrupt
- bit
- register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 멀티프로세서시스템에 접속된 인터럽션 제어장치를 개략적으로 도시한 도면, 제2도는 본 발명의 인터럽션제어장치에 포함된 인터럽션 요구레지스터와 인터럽션인에이블레지스터의 개략적인 도면, 제3도는 본 발명의 인터럽션제어장치를 상세하게 도시한 도면.
Claims (14)
- 다수의 상호접속된 프로세서소자를 포함하는 멀티프로세서시스템에서 인터럽션요구를 제어하고, 인터럽션 요구선에 의해 각각의 프로세서 소자에 접속되어 있는 인터럽션 제어장치에 있어서, 상기 프로세서소자에 대응하는 다수의 인터럽션요구레지스터를 가지며, 각각의 인터럽션요구레지스터가 대응하는 프로세서소자에서 적어도 리드액세스 가능하고, 상기 대응하는 프로세서소자 이외의 적어도 프로세서소자에서 라이트액세스 가능하고, 상기 프로세서소자에 대응하는 다수의 인터럽션요구비트를 포함하며, 상기 각각의 인터럽션요구비트가 상기 대응하는 프로세서소자에서 상기 인터럽션요구레지스터에 대응하는 프로세서소자로 인터럽션 요구의 발생을 표시하도록 대응하는 프로세서소자에 의해 설정되는 인터럽션요구레지스터와 상기 인터럽션요구비트의 설정에 따라서 상기 인터럽션요구레지스터에 인터럽션요구비트가 설정되었을 때 인터럽션요구를 인터럽션요구레지스터에 대응하는 프로세서소자로 출력하는 인터럽션요구컨트롤러를 포함하는 인터럽션제어장치.
- 특허청구의 범위 제1항에 있어서, 또 상기 대응하는 인터럽션요구레지스터에 대응하는 적어도 하나의 프로세서소자에서 라이트액세스를 허가하는 상기 인터럽션요구레지스터내에 포함된 상기 인터럽션요구레지스터에 대응하는 다수의 인터럽션인에이블레지스터를 포함하고, 상기 각각의 인터럽션인에이블레지스터는 상기 대응하는 인터럽션요구레지스터의 상기 다수의 인터럽션요구비트에 대응하는 다수의 인터럽션인에이블비트를 포함하고, 상기 각각의 인터럽션인에이블비트는 상기 대응하는 인터럽션요구레지스터의 대응하는 인터럽션요구비트로 표시된 인터럽션요구의 허가를 표시하도록 대응하는 프로세서소자에 의해 설정되고, 상기 인터럽션요구컨트롤러는 상기 인터럽션 요구비트와 인터럽션인에이블비트의 설정에 따라서, 상기 인터럽션인에이블비트가 설정되었을때 상기 인터럽션요구비트와 상기 인터럽션인에이블 비트가 각각 속해있는 상기 인터럽션요구레지스터와 상기 인터럽션인에이블레지스터에 대응하는 프로세서소자로 인터럽션요구를 출력하는 인터럽션제어장치.
- 특허청구의 버위 제2항에 있어서, 또 상기 멀티프로세서시프템은 제2의 인터럽션요구선에 의해 상기 인터럽션제어장치에 각각 접속된 다수의 주변장치를 포함하고, 상기 각각의 인터럽션요구레지스터는 상기 주변장치에 대응하는 다수의 제2의 인터럽션요구비트를 포함하고, 상기 각각의 제2의 인터럽션요구비트는 대응하는 주변장치에서의 인터럽션요구의 발생을 표시하도록 비트설정수단에 의해 설정되고, 상기 각각의 인터럽션인에이블레지스터는 상기 대응하는 인터럽션요구레지스터의 상기 제2의 인터럽션요구비트에 대응하는 다수의 제2의 인터럽션 인에이블비트를 포함하고, 상기 각각의 인터럽션인에이블비트는 상기 대응하는 인터럽션 요구레지스터의 대응하는 인터럽션요구비트로 표시된 인터럽션 요구의 허가를 표시하도록 대응하는 프로세서소자에 의해 설정되고, 상기 인터럽션요구컨트롤러는 상기 인터럽션요구비트와 인터럽션인에이블비트의 설정에 따라서, 상기 인터럽션 인에이블비트가 설정되었을 때 상기 인터럽션요구비트와 상기 인터럽션인에이블 비트가 각각 속해있는 상기 인터럽션요구레지스ㅓ와 상기 인터럽션인에이블레이스터에 대응하는 프로세서소자로 인터럽션요구를 출력하는 인터럽션제어장치.
- 다수의 상호접속된 프로세서소자와 다수의 주변장치를 포함하는 멀티프로세서시프템에서 인터럽션요구를 제어하고, 제1의 인터럽션요구선에 의해 상기 프로세서소자의 각각에 접속되고, 제2의 인터럽션요구선에 의해상기 주변장치의 각각에 접속되어 있는 인터럽션제어장치에 있어서, 상기 프로세서소자의 각각에서 각각 리드액세스 가능하고, 상기 프로세서소자의 각각에서 각각 라이트엑세스 가능하며, 상기 주변장치에 대응하는 다수의 인터럽션요구레지스터아 상기 인터럽션요구레지스터에 대응하는 다수의 인터럽션인에이블레지스터를 갖는 인터럽션제어레지스터와 상기 인터럽션요구레지스터에 대응하는 주변장치에 의해 발생된 인터럽션요구에 따라서 인터럽션요구레지스터에 인터럽션요구비트를 설정하고, 인터럽션요구가 허가된 것을 대응하는 인터럽션인에이블비트가 나타날 때 설정되어 있는 상기 인터럽션 요구비트에 대응하는 프로세서소자로 인터럽션요구를 출력하는 인터럽션 요구콘트롤러를 포함하며, 각각의 인터럽션요구레지스터는 각각이 상기 인터럽션요구레지스터에 대응하는 주변장치에서 상기 인터럽션요구비트에 대응하는 프로세서소자로 인터럽션요구의 발생을 표시하도록 설정되고 상기 프로세서소자에 대응하는 다수의 인터럽션요구비트를 포함하고, 각각의 인터럽션인에이블레지스터는 각각이 상기 대응하는 인터럽션요구비트에 대응하는 주변장치에 대응하는 인터럽션 요구비트에 대응하는 프로세서소자로 인터럽션요구에 대한 허가를 표시하도록 대응하는 프로세서소자에 의해 설정되고 대응하는 인터럽션 요구레지스터내의 상기 다수의 인터럽션요구비트에 대응하는 다수의 인터럽션인에이블비트를 포함하는 인터럽션제어장치.
- 인터럽션제어장치의 외부에서 액세스 가능하며, 각각이 인터럽션요구의 발생이 설정된 때를 나타내는 다수의 인터럽션 요구비트를 갖는 다수의 인터럽션요구레지스터, 대응하는 인터럽션요구레지스터의 인터립션요구비트에 대응하고 각각이 상기 대응하는 요구레지스터의 대응하는 인터럽션요구비트로 표시된 인터럽션요구에 대한 허가를 설정한 때를 나타내는 다수의 인터럽션인에이블비트를 갖고, 상기 인터럽션요구레지스터에 대응하며, 각각이 상기 인터럽션제어장치의 외부에서 라이트액세스 가능한 다수의 인터럽션인에이블레지스터와 상기 인터럽션요구비트와 인터럽션인에이블비트의 설정에 따라서, 상기 인터럽션인에이블비트가 설정될때 상기 인터럽션 요구비트와 상기 인터럽션인에이블비트가 각각 속해있는 인터럽션요구레지스터와 인터럽션 인에이블 레지스터에 대응하는 인터럽션 요구를 출력하는 인터럽션 수단을 포함하는 인터럽션 제어장치.
- 특허청구의 범위 제5항에 있어서, 또 입력신호에 대응하는 인터럽션 요구비트를 설정하는 비트설정수단을 포함하는 인터럽션 제어장치.
- 특허청구의 범위 제5항에 있어서, 상기 인터러션 제어장치는 단일 반도체 집적회로칩상에 형성되는 인터럽션 제어장치.
- 특허청구의 범위 제6항에 있어서, 상기 인터럽션 제어장치는 단일 반도체 집적회로칩상에 형성되는 인터럽션 제어장치.
- 특허청구의 범위 제7항에 있어서, 또 상기 인터럽션 제어장치와 함께 상기 칩상에 형성되어 버스를 제어하는 버스제어장치를 포함하는 인터럽션 제어장치.
- 특허청구의 범위 제5항에 있어서, 또 상기 다수의 인터럽션 요구 레지스터와 상기 다수의 인터럽션 인에이블 레지스터를 포함하는 인터법션 제어 레지스터, 입력 신호에 따라서 인터럽션 요구비트를 인터럽션 요구레지스터에 설정하는 비트 설정장치를 포함하는 인터럽션 제어장치.
- 특허청구의 범위 제10항에 있어서, 또, 상기 인터럽션 제어장치와 함께 상기 칩상에 형성되어 버스를 제어하는 버스 제어장치를 포함하는 인터럽션 제어장치.
- 다수의 프로세서 소자와 상기 프로세서 소장에 대응하는 다수의 인터럽션 요구 레지스터와 인터럽션 요구 수단을 가지며, 상기 멀티 프로세서 시스템의 프로세서 소자 사이의 인터럽션 요구를 제어하는 인터럽션 제어장치를 포함하고, 각각의 인터럽션 요구 레지스터는 대응하는 프로세서 소자에서 리드액세스를 허가하고, 상기 대응하는 프로세서 소자 이외의 적어도 프로세서 소자에서 라이트 액세스를 허가하며, 각각의 프로세서 소자에서의 인터럽션 요구의 발생을 표시하도록 설정되는 다수의 인터럽션 요구비트를 포함하고, 상기 인터럽션 요구수단은 인터럽션 요구 레지스터의 인터럽션 요구비트의 설정에 따라서 설정되어 있는 상기 인터럽션 요구비트가 속해 있는 인터럽션 요구 레지스터에 대응하는 프로세서 소자로 인터럽션 요구를 출력하는 멀티 프로세서 시스템.
- 특허청구의 범위 제12항에 있어서, 또 상기 인터럽션 제어장치내에 포함되어 상기 인터럽션 요구 레지스터에 대응하는 다수의 인터럽션 인에이블 레지스러를 포함하고, 각각의 인터럽션 이에이브 레지스터는 적어도 하나의 대응하는 프로세서 소자에서 라이트 액세스를 허가하고, 각각의 인터럽션 인에이블 레지스터는 각각의 인터럽션 인에이블 비트가 설정되었을때 대응하는 인터럽션 요구 레지스터의 대응하는 인터럽션 요구비트로 표시된 인터럽션 요구에 대한 허가를 나타내고 대응하는 인터럽션 요구 레지스터의 상기 다수의 인터럽션 요구 비트에 대응하는 다수의 인터럽션 인에이블 비트를 포함하고, 상기 인터럽션 요구수단은 상기 인터럽션 요구비트와 인터럽션 인에이블 비트의 설정에 따라서, 상기 인터럽션 인에이블 비트가 설정되었을 때 상기 인터럽션 요구비트와 상기 인터럽션 인에이블 비트가 각각 속해있는 인터럽션 요구 레지스터와 인터럽션 인에이블 레지스터에 대응하는 프로세서 소자로 인터럽션 요구를 출력하는 머티 프로세서 시스템.
- 특허청구의 범위 제13항에 있어서, 또 다수의 주변장치를 포함하고, 상기 각각의 인터럽션 요구레지스터는 상기 주변장치에 대응하며, 각각이 대응하는 주변장치에서의 인터럽션 요구의 발생을 설정할때를 나타내는 다수의 제2의 인터럽션 요구비트를 포함하고, 상기 각각의 인터럽션 인에이블 레지스터는 각각의 인터럽션 인에이블비트가 설정되었을 때 대응하는 인터럽션 요구 레지스터의 대응하능 인터럽션 요구비트로 표시시된 인터럽션 요구의 허가를 나타내고 상기 제2의 인터럽션 요구비트에 대응하는 다수의 제2의 인터럽션 인에이브 ㄹ비트를 포함하며, 상기 인터럽션 요구수단은 프로세서 소자 또는 주변장치에 의해 발생된 인터럽션 요구의 발생에 따라서 인터럽션 요구 레지스터에 상기 프로세서 소자 또는 주변장치에 대응하는 인터럽션 요구비트를 설정하고, 상기 인터럽션 요구비트에 대응하는 인터럽션 인에이블 비트가 설정되었을 때 상기 인터럽션 요구 레지스터에 대응하는 프로세서 소자로 인터럽션 요구를 출력하는 멀티 프로세서 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5742490A JP2831083B2 (ja) | 1990-03-08 | 1990-03-08 | マルチプロセッサシステムおよび割り込み制御装置 |
JP2-57424 | 1990-03-08 | ||
JP2-70866 | 1990-03-20 | ||
JP2070866A JP2801943B2 (ja) | 1990-03-20 | 1990-03-20 | バス制御方式、情報処理システムおよびバス制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910017305A true KR910017305A (ko) | 1991-11-05 |
KR940001878B1 KR940001878B1 (ko) | 1994-03-10 |
Family
ID=26398466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910003591A KR940001878B1 (ko) | 1990-03-08 | 1991-03-06 | 멀티 프로세서시스템 및 인터럽션 제어장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5317747A (ko) |
KR (1) | KR940001878B1 (ko) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581770A (en) * | 1992-06-04 | 1996-12-03 | Mitsubishi Denki Kabushiki Kaisha | Floating interruption handling system and method |
JP2729343B2 (ja) * | 1992-08-28 | 1998-03-18 | 三菱電機株式会社 | 複数個の処理装置を有する情報処理システムおよびこの情報処理システムにおいて用いられる制御装置ならびに処理装置 |
US5461720A (en) * | 1992-09-23 | 1995-10-24 | International Business Machines Corporation | System for increasing the efficiency of communications between controller and plurality of host computers by prohibiting retransmission of the same message for predetermined period of time |
EP0590175B1 (de) * | 1992-09-28 | 1996-07-24 | Siemens Aktiengesellschaft | Prozesssteuerungssystem |
US5481724A (en) * | 1993-04-06 | 1996-01-02 | International Business Machines Corp. | Peer to peer computer-interrupt handling |
US5894577A (en) * | 1993-09-22 | 1999-04-13 | Advanced Micro Devices, Inc. | Interrupt controller with external in-service indication for power management within a computer system |
US6018785A (en) * | 1993-12-30 | 2000-01-25 | Cypress Semiconductor Corp. | Interrupt-generating hardware semaphore |
DE4406094C2 (de) * | 1994-02-25 | 2000-04-13 | Lp Elektronik Gmbh | Vorrichtung zum Betrieb einer Steuerungsanwendung |
US5905898A (en) * | 1994-05-31 | 1999-05-18 | Advanced Micro Devices, Inc. | Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority |
JP2921412B2 (ja) * | 1994-09-30 | 1999-07-19 | 日本電気株式会社 | データ処理装置 |
US5708813A (en) * | 1994-12-12 | 1998-01-13 | Digital Equipment Corporation | Programmable interrupt signal router |
US5535420A (en) * | 1994-12-14 | 1996-07-09 | Intel Corporation | Method and apparatus for interrupt signaling in a computer system |
US5872982A (en) * | 1994-12-28 | 1999-02-16 | Compaq Computer Corporation | Reducing the elapsed time period between an interrupt acknowledge and an interrupt vector |
US5721931A (en) * | 1995-03-21 | 1998-02-24 | Advanced Micro Devices | Multiprocessing system employing an adaptive interrupt mapping mechanism and method |
US5594905A (en) * | 1995-04-12 | 1997-01-14 | Microsoft Corporation | Exception handler and method for handling interrupts |
US5933613A (en) * | 1995-07-06 | 1999-08-03 | Hitachi, Ltd. | Computer system and inter-bus control circuit |
US5764996A (en) * | 1995-11-27 | 1998-06-09 | Digital Equipment Corporation | Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses |
US5892956A (en) * | 1995-12-19 | 1999-04-06 | Advanced Micro Devices, Inc. | Serial bus for transmitting interrupt information in a multiprocessing system |
US5850558A (en) * | 1995-12-19 | 1998-12-15 | Advanced Micro Devices | System and method for referencing interrupt request information in a programmable interrupt controller |
US5850555A (en) * | 1995-12-19 | 1998-12-15 | Advanced Micro Devices, Inc. | System and method for validating interrupts before presentation to a CPU |
US5894578A (en) * | 1995-12-19 | 1999-04-13 | Advanced Micro Devices, Inc. | System and method for using random access memory in a programmable interrupt controller |
US5778236A (en) * | 1996-05-17 | 1998-07-07 | Advanced Micro Devices, Inc. | Multiprocessing interrupt controller on I/O bus |
US5923887A (en) * | 1996-05-20 | 1999-07-13 | Advanced Micro Devices, Inc. | Interrupt request that defines resource usage |
US6421746B1 (en) | 1998-03-26 | 2002-07-16 | Micron Electronics, Inc. | Method of data and interrupt posting for computer devices |
US6298409B1 (en) | 1998-03-26 | 2001-10-02 | Micron Technology, Inc. | System for data and interrupt posting for computer devices |
US6760799B1 (en) * | 1999-09-30 | 2004-07-06 | Intel Corporation | Reduced networking interrupts |
DE19955776C1 (de) * | 1999-11-19 | 2001-07-19 | Infineon Technologies Ag | Multitasking-Prozessorsystem |
EP1191455A1 (en) * | 2000-09-25 | 2002-03-27 | Lucent Technologies Inc. | Interrupt processor |
US7343510B1 (en) | 2003-12-22 | 2008-03-11 | Cypress Semiconductor Corporation | Method and device for selecting one of multiple clock signals based on frequency differences of such clock signals |
JP4171910B2 (ja) * | 2004-03-17 | 2008-10-29 | 日本電気株式会社 | 並列処理システム及び並列処理プログラム |
JP2006119802A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Ltd | マルチプロセッサシステム |
US7702835B2 (en) * | 2005-02-03 | 2010-04-20 | Oracle America, Inc. | Tagged interrupt forwarding |
US7415557B2 (en) | 2006-06-06 | 2008-08-19 | Honeywell International Inc. | Methods and system for providing low latency and scalable interrupt collection |
US20080082710A1 (en) * | 2006-09-29 | 2008-04-03 | Dell Products L.P. | System and method for managing system management interrupts in a multiprocessor computer system |
KR101841930B1 (ko) | 2012-01-30 | 2018-03-26 | 삼성전자주식회사 | 인터럽트 스프레드 방법, 인터럽트 스프레드 장치 및 이를 구비하는 시스템 온-칩 |
US8924615B2 (en) * | 2012-10-26 | 2014-12-30 | Arm Limited | Communication of message signalled interrupts |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676861A (en) * | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
US3829839A (en) * | 1972-07-24 | 1974-08-13 | California Inst Of Techn | Priority interrupt system |
US3999165A (en) * | 1973-08-27 | 1976-12-21 | Hitachi, Ltd. | Interrupt information interface system |
DE2659662C3 (de) * | 1976-12-30 | 1981-10-08 | Ibm Deutschland Gmbh, 7000 Stuttgart | Prioritätsstufengesteuerte Unterbrechungseinrichtung |
US4279016A (en) * | 1979-06-21 | 1981-07-14 | International Business Machines Corporation | Instruction pre-fetch microprocessor interrupt system |
US4271468A (en) * | 1979-11-06 | 1981-06-02 | International Business Machines Corp. | Multiprocessor mechanism for handling channel interrupts |
US4420806A (en) * | 1981-01-15 | 1983-12-13 | Harris Corporation | Interrupt coupling and monitoring system |
US4495569A (en) * | 1982-06-28 | 1985-01-22 | Mitsubishi Denki Kabushiki Kaisha | Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices |
US4779195A (en) * | 1985-06-28 | 1988-10-18 | Hewlett-Packard Company | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor |
JPS62243058A (ja) * | 1986-04-15 | 1987-10-23 | Fanuc Ltd | マルチプロセツサシステムの割込制御方法 |
US4989113A (en) * | 1987-03-13 | 1991-01-29 | Texas Instruments Incorporated | Data processing device having direct memory access with improved transfer control |
US4953072A (en) * | 1987-05-01 | 1990-08-28 | Digital Equipment Corporation | Node for servicing interrupt request messages on a pended bus |
US4991084A (en) * | 1988-02-05 | 1991-02-05 | International Business Machines Corporation | N×M round robin order arbitrating switching matrix system |
US5115506A (en) * | 1990-01-05 | 1992-05-19 | Motorola, Inc. | Method and apparatus for preventing recursion jeopardy |
US5125093A (en) * | 1990-08-14 | 1992-06-23 | Nexgen Microsystems | Interrupt control for multiprocessor computer system |
-
1991
- 1991-03-06 KR KR1019910003591A patent/KR940001878B1/ko not_active IP Right Cessation
- 1991-03-07 US US07/666,066 patent/US5317747A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR940001878B1 (ko) | 1994-03-10 |
US5317747A (en) | 1994-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910017305A (ko) | 멀티프로세서시스템 및 인터럽션제어장치 | |
US5619706A (en) | Method and apparatus for switching between interrupt delivery mechanisms within a multi-processor system | |
CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
KR870009298A (ko) | 프로세서 선택시스템 | |
BR9402105A (pt) | Sistema de processamento de informações e mecanismo de suporte de acesso direto à memória | |
KR880011675A (ko) | 프로그램 가능한 dma 제어기용 컴퓨터 시스템 | |
KR970049655A (ko) | 직접메모리접근(dma) 제어장치 | |
KR900005311A (ko) | 인터럽트제어장치 | |
EP0443557B1 (en) | Interrupt controller capable of realizing interrupt nesting function | |
DE3688363D1 (de) | Unterbrechungsabwicklung in einem multiprozessorrechnersystem. | |
EP3292474B1 (en) | Interrupt controller | |
KR930022198A (ko) | 데이타 처리 장치 | |
US6023735A (en) | Expansion module including programmable chip selects | |
KR850006745A (ko) | 프로세서간 결합방식 | |
GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
Fuller et al. | The C. mmp multiprocessor | |
KR890016475A (ko) | 다이렉트 메모리 액세스 제어장치 | |
US5748922A (en) | Method and apparatus for reading data from a write only port | |
KR900006844A (ko) | 연산제어장치의 입출력장치 | |
KR960029993A (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
KR100575608B1 (ko) | 버스 제어회로 | |
JP2946561B2 (ja) | マルチプロセッサシステム | |
KR890013567A (ko) | 다이렉트 메모리 액세스 제어장치 | |
KR910015931A (ko) | 메모리공유 다중프로세서 시스템 | |
SU873243A1 (ru) | Устройство дл обработки прерываний |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030228 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |