KR890016475A - 다이렉트 메모리 액세스 제어장치 - Google Patents

다이렉트 메모리 액세스 제어장치 Download PDF

Info

Publication number
KR890016475A
KR890016475A KR1019890004543A KR890004543A KR890016475A KR 890016475 A KR890016475 A KR 890016475A KR 1019890004543 A KR1019890004543 A KR 1019890004543A KR 890004543 A KR890004543 A KR 890004543A KR 890016475 A KR890016475 A KR 890016475A
Authority
KR
South Korea
Prior art keywords
request signal
processing unit
central processing
memory access
direct memory
Prior art date
Application number
KR1019890004543A
Other languages
English (en)
Other versions
KR920002830B1 (ko
Inventor
아쓰시 후지하라
다까요시 다니아이
하루노부 오가와
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890016475A publication Critical patent/KR890016475A/ko
Application granted granted Critical
Publication of KR920002830B1 publication Critical patent/KR920002830B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

다이렉트 메모리 액세스 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 DMAC의 실시예를 나타내는 시스템 블록도. 제4도는 제3도에 도시된 DMAC의 리퀘스트 핸들러(request handler)의 실시예를 나타내는 시스템 블록도. 제5도는 제3도에 도시된 DMAC의 동작을 설명하기 위한 흐름도.

Claims (12)

  1. 중앙처리장치가 동작하고, 라이트 동작이 중앙처리장치로부터 레지스터에 관하여 행해질 때, 정상중단을지시하는 전송 중단 요구신호를 출력하기 위하여 시스템 버스를 결합되는 레지스터 수단과, 지시된 채널을 인액티브로 만들기 위하여 상기 전송 중단 요구신호에 따라 전송 요구신호의 발생을 중단시키거나 새로운 전송 요구신호의 수신을 중단시키기 위하여 상기 레지스터 수단에 결합되는 전송 중단 수단으로 이루어지고, 적어도 중앙처리장치와 시스템 버스를 포함하는 데이터 처리 시스템에서 다이렉트 메모리 액세스 전송을 제어하기에 적합한 다이렉트 메모리 액세스 제어장치.
  2. 제1항에 있어서, 중앙처리장치가 동작하고, 라이트 동작이 다이렉트 메모리 액세스의 중간 단계에서 중앙처리장치로부터 상기 레지스터수단에 관하여 행해질 때 상기 레지스터 수단이 전송 중단 요구신호를 출력하는 다이렉트메모리 액세스 제어장치.
  3. 중앙처리장치가 동작하고, 라이트동작이 중앙처리장치로부터 레지스터 수단에 관하여 행해질 때, 정상 중단을 지시하는 전송 중단 요구신호를 출력하기 위하여 상호 독립적인 시스템 버스들에 결합되는 레지스터수단과, 지시된채널이 인액티브로 만들기 위하여 상기 전송 중단 요구신호에 따라 전송 요구신호의 발생을 중단시키거나 새로운 전송 요구신호의 수신을 중단시키기 위하여 상기 레지스터 수단에 결합되는 전송 중단 수단으로 이루어지고, 적어도 상호 독립적인 시스템 버스들 중의 하나에 결합되는 중앙처리장치와 상호 독립적인 시스템 버스들을 포함하는 데이터 처리 시스템에서 다이렉트 메모리 액세스 전송을 제어하기에 적합한 다이렉트 메모리 액세스 제어장치.
  4. 제3항에 있어서, 중앙처리장치가 동작하고, 라이트동작이 다이렉트 메모리 액세스 중단단계에서 중앙처리장치로부터 상기 레지스터 수단에 관하여 행해질 때, 상기 레지스터 수단이 전송 중단 요구신호를 출력하는 다이렉트 메모리 액세스 제어장치.
  5. 인터럽트 요구신호에 따라 정상 중단을 지시하는 처리요구신호를 출력하고, 전송 요구신호에 응답하여 처리요구신호와 동작채널번호를 출력하기 위한 리퀘스트 핸들러와, 상기 리퀘스트 핸들러로부터 수신된 처리요구신호와 동작채널번호를 기초로하여 제어신호를 발생하고, 다이렉트 메모리 액세스에 필요한 어드레스와 바이트수를 갱신하기 위하여 마이크로 프로그램들을 저장하는 마이크로시퀀서와 리이드/라이트 신호를 발생하고, 상기 마이크로시퀀서로부터 수신된 제어신호와 상기 리퀘스트 핸들러로부터 수신된 동작 채널번호에 따라 시스템 버스에 액세스하기 위한 데이터 핸들러와, 중앙처리장치가 동작하고, 소정의 정보가 중앙처리장치로부터 레지스터에 라이트될 때, 정상중단을 지시하는 전송 중단 요구신호를 출력하며, 시스템 버스를 통하여 중앙처리 장치에 의해 엑세스 할 수 있는 레지스터로 이루어지고, 적어도 중앙처리장치와 시스템버스를 포함하는 데이타처리 시스템에서 다이렉트 메모리 액세스 전송을 제어하기에 적합한 다이렉트 메모리 액세스 제어장치.
  6. 제5항에 있어서, 상기 데이터 핸들러가 중앙처리장치로부터 칩 선택 신호를 수신할 때, 액세스가 중앙처리장치로부터 상기 레지스터에 대하여 행해지는 다이렉트 메모리 액세스 제어장치.
  7. 제5항에 있어서, 소정의 정보가 상기 레지스터에 라이트 될 때, 상기 데이터 핸들러가 중단 요구신호를 발생하고, 상기 중단 요구신호가 새로운 전송 요구신호의 수신을 중단시키기 위하여 상기 리퀘스트 핸들러에 공급되는 다이렉트 메모리 액세스 제어장치.
  8. 제5항에 있어서, 상기 마이크로시퀀서가, 상기 전송 중단 요구신호에 응하여 상기 리퀘스트 핸들러로부터출력되는 처리요구신호와 동작채널번호에 따라 지시된 채널을 인액티브로 만드는 다이렉트 메모리 액세스 제어장치.
  9. 제5항에 있어서, 상기 레지스터가 상기 데이터 핸들러 내에 제공되는 다이렉트 메모리 액세스 제어장치.
  10. 제9항에 있어서, 상기 데이터 핸들러가 중앙처리장치로부터 칩 선택신호를 수신할 때, 액세스가 중앙처리장치로부터 상기 레지스터에 대하여 행해지는 다이렉트 메모리 액세스 제어장치.
  11. 제9항에 있어서, 소정의 정보가 상기 레지스터에 라이트될 때, 상기 데이터 핸들러가 중단 요구신호를 발생하고, 상기 중단 요구신호가 새로운 전송 요구신호의 수신을 중단시키기 위하여 상기 리퀘스트 핸들러에 공급되는 다이렉트 메모리 액세스 제어장치.
  12. 제9항에 있어서, 상기 마이크로시퀀서가, 상기 전송 중단 요구신호에 응하여 상기 리퀘스트 핸들러로부터출력되는 처리 요구신호와 동작 채널번호에 따라 지시된 채널을 인액티브로 만드는 다이렉트 메모리 액세스 제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890004543A 1988-04-08 1989-04-06 다이렉트 메모리 액세스 제어장치 KR920002830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?63-86870 1988-04-08
JP63086870A JPH01258163A (ja) 1988-04-08 1988-04-08 ダイレクトメモリアクセス制御装置
JP63-86870 1988-04-08

Publications (2)

Publication Number Publication Date
KR890016475A true KR890016475A (ko) 1989-11-29
KR920002830B1 KR920002830B1 (ko) 1992-04-04

Family

ID=13898857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004543A KR920002830B1 (ko) 1988-04-08 1989-04-06 다이렉트 메모리 액세스 제어장치

Country Status (4)

Country Link
US (1) US5278965A (ko)
EP (1) EP0336756B1 (ko)
JP (1) JPH01258163A (ko)
KR (1) KR920002830B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115892A (en) * 1988-09-27 1992-05-26 Atsugi Unisia Corporation Hydraulic shock absorber with piston seal structure for enhancement of initial response
JPH05165762A (ja) * 1991-12-13 1993-07-02 Toshiba Corp Ｄｍａコントローラ
KR0160193B1 (ko) * 1995-12-30 1998-12-15 김광호 직접메모리접근 제어장치
JPH10133998A (ja) * 1996-11-05 1998-05-22 Canon Inc データ処理方法とその方法を用いた記録装置
US7046625B1 (en) * 1998-09-30 2006-05-16 Stmicroelectronics, Inc. Method and system for routing network-based data using frame address notification
EP1396792B1 (en) * 2002-09-06 2005-06-15 Sun Microsystems, Inc. Memory copy command specifying source and destination of data executed in the memory controller

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
US4514808A (en) * 1978-04-28 1985-04-30 Tokyo Shibaura Denki Kabushiki Kaisha Data transfer system for a data processing system provided with direct memory access units
US4275440A (en) * 1978-10-02 1981-06-23 International Business Machines Corporation I/O Interrupt sequencing for real time and burst mode devices
JPS5916035A (ja) * 1982-07-19 1984-01-27 Matsushita Electric Ind Co Ltd コンピユ−タにおけるｄｍａ方式
DE3241378A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Integrierte mikroprogrammierte vorrichtung zur steuerung von informationsverarbeitungsablaeufen und verfahren zu ihrem betrieb
US4611279A (en) * 1983-04-14 1986-09-09 International Business Machines Corporation DMA asynchronous mode clock stretch
US4688166A (en) * 1984-08-03 1987-08-18 Motorola Computer Systems, Inc. Direct memory access controller supporting multiple input/output controllers and memory units
JPS61133460A (ja) * 1984-11-30 1986-06-20 Tokyo Juki Ind Co Ltd メモリ間のデ−タ転送におけるダイレクト・メモリ・アクセス実行方法
US4797853A (en) * 1985-11-15 1989-01-10 Unisys Corporation Direct memory access controller for improved system security, memory to memory transfers, and interrupt processing
JPS62226257A (ja) * 1986-03-27 1987-10-05 Toshiba Corp 演算処理装置
JPH07120327B2 (ja) * 1986-09-19 1995-12-20 富士通株式会社 データ転送方式
US4989113A (en) * 1987-03-13 1991-01-29 Texas Instruments Incorporated Data processing device having direct memory access with improved transfer control
US5018098A (en) * 1987-05-07 1991-05-21 Fujitsu Limited Data transfer controlling apparatus for direct memory access
US4878166A (en) * 1987-12-15 1989-10-31 Advanced Micro Devices, Inc. Direct memory access apparatus and methods for transferring data between buses having different performance characteristics
EP0328450B1 (en) * 1988-02-08 1996-08-28 Fujitsu Limited Direct memory access controller
JP2504512B2 (ja) * 1988-03-09 1996-06-05 富士通株式会社 Ｄｍａコントロ―ラ
JPH01277928A (ja) * 1988-04-30 1989-11-08 Oki Electric Ind Co Ltd 印刷装置

Also Published As

Publication number Publication date
JPH01258163A (ja) 1989-10-16
US5278965A (en) 1994-01-11
EP0336756B1 (en) 1997-02-05
EP0336756A3 (en) 1992-10-21
KR920002830B1 (ko) 1992-04-04
EP0336756A2 (en) 1989-10-11

Similar Documents

Publication Publication Date Title
KR940012147A (ko) 마이크로컴퓨터 시스템
US5680592A (en) System using a plurality of state machines for translating commands intended for legacy bus devices to commands for local bus devices
US4523277A (en) Priority interrupt system for microcomputer
KR960705271A (ko) 데이타 처리 명령의 실행(execution of data processing instructions)
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR900015008A (ko) 데이터 프로세서
KR890015142A (ko) 다이렉트 메모리 액세스 제어장치
KR100291409B1 (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
JP2005505052A (ja) 不揮発性メモリのサービス・プロセッサ・アクセス
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR910010326A (ko) 프로그램 가능한 인터럽트 제어기
KR870011540A (ko) 멀티 프로세서 시스템의 시스템 관리장치
JPS6111873A (ja) １６ビツトマイクロプロセツサによる８ビツトおよび１６ビツトの各周辺装置へのアクセス方法
KR970002668A (ko) 시스템 버스용 소프터웨어 드라이버
CN101169767B (zh) 访问控制设备及访问控制方法
US4747039A (en) Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units
US6651152B1 (en) Microcomputer including download circuit controlling data download to plurality of memories
KR970016898A (ko) 데이터 처리기 및 억세스 방법
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
JPH05250310A (ja) データ処理装置
KR100259585B1 (ko) 디엠에이 콘트롤러
KR100242690B1 (ko) 어드레스 라인을 이용한 하위 장치 제어 장치
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee