KR900019367A - 펄스형 신호 발생 회로 - Google Patents
펄스형 신호 발생 회로 Download PDFInfo
- Publication number
- KR900019367A KR900019367A KR1019890006396A KR890006396A KR900019367A KR 900019367 A KR900019367 A KR 900019367A KR 1019890006396 A KR1019890006396 A KR 1019890006396A KR 890006396 A KR890006396 A KR 890006396A KR 900019367 A KR900019367 A KR 900019367A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- power supply
- terminal
- transistor
- matching point
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/37—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of gas-filled tubes, e.g. astable trigger circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로의 제1실시예도, 제2a 및 2b도는 제1도에 도시된 회로의 동작을 설명하기 위한 전압 파형도, 제3도는 본 발명에 따른 회로의 제2실시예도.
Claims (5)
- 제1전원 공급 단자와 제1정합점간에 배열된 주전류 통로를 가진 제1도전형의 제1트랜지스터와, 제1전원 공급단자와 제2정합점간에 배열된 주전류 통로를 가진 제1도전형의 제1트랜지스터와, 제2전원 공급 단자와, 제1정합점간에 배열된 주전류 통로를 가진 제2도전형의 제1트랜지스터와, 제2전원 공급 단자와 제2정합점간에 배열된 주전류 통로를 가진 제2도전형의 제2트랜지스터와, 제2정합점에 연결되어진 출력단자, 제1정합점 및 서로간에 연결되어진 제1도전형의 제1 및 제2트랜지스터의 게이트와 제1전원 공급 단자에 연결되어진 제2도전형의 제2트랜지스터의 게이트 단자를 포함한 회로의 두 개의 전원-공급 단자상의 공급 전압의 예정된 변화의 경우에서는 회로의 회로단자의 출력 단자상에 펄스 신호를 발생시키는 회로에 있어서, 제2도전형의 제1트랜지스터의 게이트 단자와 상기 제1정합점에 연결되어지고, 동작시 트랜지스터는 예정된 제한값 이상의 공급 전압의 경우에서는 출력 단자상의 전압이 제1전원 공급 단자상의 전압에 가깝고 상기 예정된 제한값 이하의 공급 전압의 경우에서는 출력 단자상의 전압이 제2전원 공급 단자상의 전압에 가까운 방식으로 크기가 정해지는 것을 특징으로 하는 펄스형 신호 발생 회로.
- 제1항에 있어서, 용량 소자가 제1정합점과 제1전원 공급 단자간에 배열되는 것을 특징으로 하는 펄스형 신호 발생 회로.
- 제2항에 있어서, 상기 용량 소자는 주전류 통로가 쇼트 회로이고, 제1전원 공급 단자에 연결되고 게이트 단자가 제1정합점에 연결되는 제1도전형의 제3트랜지스터를 구비하는 것을 특징으로 하는 펄스형 신호 발생 회로.
- 예정된 공급 전압 변화의 경우에 펄스형 신호를 발생하는 회로에 있어서, a)제1항에 청구된 바와 같은 회로와, b)제2 또는 제3항에 청구된 바와 같은 회로와, c)두개의 입력 및 한 개의 출력과 제1 및 제2 전원 공급 단자를 가진 OR-회로와, d)상호 연결되어진 모든 제1 및 제2전원 공급단자와, e)c에 규정된 OR-회로의 한 입력에 각각 연결되어진 a) 및 b)에 규정된 회로의 출력 및 f)동작동안 예정된 공급-전압 변화의 경우에 OR-회로의 출력에 나타난 펄스형 신호를 구비하는 것을 특징으로 하는 펄스형 신호 발생 회로.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8801253 | 1988-05-16 | ||
NL8801253 | 1988-05-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR900019367A true KR900019367A (ko) | 1990-12-24 |
Family
ID=19852300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890006396A KR900019367A (ko) | 1988-05-16 | 1989-05-13 | 펄스형 신호 발생 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5045718A (ko) |
EP (1) | EP0342735B1 (ko) |
JP (1) | JPH0220115A (ko) |
KR (1) | KR900019367A (ko) |
DE (1) | DE68905658T2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1252334B (it) * | 1991-11-26 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito di inizializazzione particolarmente per registri di memoria |
JP2748950B2 (ja) * | 1991-12-25 | 1998-05-13 | 日本電気株式会社 | パワーオンリセット回路 |
JPH05259859A (ja) * | 1992-02-28 | 1993-10-08 | Oki Lsi Tekunoroji Kansai:Kk | オート・クリヤー回路 |
JP2900207B2 (ja) * | 1992-04-02 | 1999-06-02 | シャープ株式会社 | 定電流回路 |
JP3277410B2 (ja) * | 1993-06-25 | 2002-04-22 | ソニー株式会社 | パワーオンリセット回路 |
CN100561821C (zh) * | 2004-12-23 | 2009-11-18 | 鸿富锦精密工业(深圳)有限公司 | 自动识别交流电压输入之***及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2433328A1 (de) * | 1974-07-11 | 1976-01-29 | Philips Patentverwaltung | Integrierte schaltungsanordnung |
JPS58140649A (ja) * | 1982-02-16 | 1983-08-20 | Fujitsu Ltd | 電圧検出回路 |
GB2155715B (en) * | 1984-03-14 | 1987-07-08 | Motorola Inc | Cmos power-on detection circuit |
US4717840A (en) * | 1986-03-14 | 1988-01-05 | Western Digital Corporation | Voltage level sensing power-up reset circuit |
US4697097A (en) * | 1986-04-12 | 1987-09-29 | Motorola, Inc. | CMOS power-on detection circuit |
JPS62261217A (ja) * | 1986-05-07 | 1987-11-13 | Mitsubishi Electric Corp | Mosトランジスタ回路 |
-
1989
- 1989-05-10 EP EP89201180A patent/EP0342735B1/en not_active Expired - Lifetime
- 1989-05-10 DE DE89201180T patent/DE68905658T2/de not_active Expired - Fee Related
- 1989-05-12 JP JP1117635A patent/JPH0220115A/ja active Pending
- 1989-05-13 KR KR1019890006396A patent/KR900019367A/ko active IP Right Grant
-
1990
- 1990-09-24 US US07/590,452 patent/US5045718A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE68905658T2 (de) | 1993-10-07 |
JPH0220115A (ja) | 1990-01-23 |
EP0342735B1 (en) | 1993-03-31 |
US5045718A (en) | 1991-09-03 |
DE68905658D1 (de) | 1993-05-06 |
EP0342735A1 (en) | 1989-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870005393A (ko) | 반도체 메모리 | |
KR920010900A (ko) | 반도체지연회로 | |
KR840006895A (ko) | 인터페이스 회로 | |
KR910006732A (ko) | 전류검출회로 | |
KR920022285A (ko) | 출력 버퍼 회로 | |
KR880012008A (ko) | 전원절환회로 | |
KR920003654A (ko) | 반도체 집적회로장치 | |
KR910019334A (ko) | 기준 발생기 | |
KR860007754A (ko) | 정전압 발생회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR910002116A (ko) | 반도체 장치를 위한 전압 발생회로 | |
KR910003665A (ko) | 반도체 기억 회로 | |
KR880001109A (ko) | 집적논리회로 | |
KR870006571A (ko) | 반도체 기억장치 | |
KR860007753A (ko) | 반도체 집전회로 | |
KR920015378A (ko) | 기판 바이어스 회로 | |
KR860000719A (ko) | 상보형(相補型)Bi-MIS 게이트회로 | |
KR890011209A (ko) | 듀일 슬로프 파형 발생회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR900001026A (ko) | 반도체회로 및 그것을 사용한 신호처리 시스템 | |
KR900019367A (ko) | 펄스형 신호 발생 회로 | |
KR930020847A (ko) | 기준전류 발생회로 | |
KR930005369A (ko) | 레벨변환회로 | |
KR870700181A (ko) | 고 신뢰성 상보 논리회로 | |
KR900012422A (ko) | Mos 테크놀러지로 집적된 트랜지스터 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |